| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
반도체 기판 상에 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막이 순차적으로 적층된 확산 차폐층을 형성하는 단계; 상기 확산 차폐층 상에 비스무스-란탄-티타늄-산화물을 포함하는 금속 유기물 용액을 코팅하는 단계; 상기 코팅된 금속 유기물 용액을 건조시켜 금속 유기물을 형성하는 단계; 상기 금속 유기물을 450℃ 내지 550℃ 온도에서 1차 열처리하여 후에 형성되는 강유전체막의 c축 방향의 결정성을 증가시키는 단계; 상기 1차 열처리된 금속 유기물을 2차 열처리함으로써 상기 금속 유기물을 결정화시켜 비스무스-란탄-티타늄-산화물로 구성된 강유전체막을 형성하는 단계; 및 상기 강유전체막 상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택의 제조방법
|
| 4 |
4
제3항에 있어서, 상기 금속 유기물 용액의 건조는 200℃의 온도에서 실시하는 것을 특징으로 하는 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택의 제조방법
|
| 5 |
5
삭제
|
| 6 |
6
제3항에 있어서, 상기 2차 열처리는 650℃ 내지 800℃ 온도의 산소 분위기에서 실시하는 것을 특징으로 하는 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택의 제조방법
|
| 7 |
7
제3항에 있어서, 상기 비스무스-란탄-티타늄-산화물 강유전체막은 (BixLa1-x)4Ti3O12 (여기서 x는, 0<x<1 인 실수)로 형성되는 것을 특징으로 하는 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택의 제조방법
|
| 8 |
8
제3항에 있어서, 상기 금속 유기물 용액의 비스무스와 란탄의 조성비가 3
|
| 9 |
9
제3항에 있어서, 상기 금속 유기물 용액의 코팅 단계에서 상기 금속 유기물의 1차 열처리 단계는 복수회 반복할 수 있는 것을 특징으로 하는 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택의 제조방법
|
| 10 |
9
제3항에 있어서, 상기 금속 유기물 용액의 코팅 단계에서 상기 금속 유기물의 1차 열처리 단계는 복수회 반복할 수 있는 것을 특징으로 하는 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택의 제조방법
|
