맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법

  • 기술번호 : KST2015079002
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 지능형 전력소자에 관한 것으로, SIMOX 기술을 이용한 SOI 기판상에 SiGe HBT, CMOS 소자, 바이폴라 소자 및 LDMOS 소자를 온칩화하고, SiGe HBT와 CMOS 소자, CMOS 소자와 고내압 바이폴라 소자, 고내압 바이폴라 소자와 nLDMOS 소자 사이는 LOCOS법에 의한 필드산화막 하부의 트렌치에 매립된 TEOS막과 다결정실리콘층에 의해 서로 격리시키므로써 고내압 특성을 갖는 서브미크론급 nLDMOS 소자, 고내압/고전류 특성을 만족시키기 위한 바이폴라 소자, 고속디지털 회로용 CMOS 소자 및 초고속 논리회로 구현을 위한 SiGe HBT를 하나의 SOI 기판에 구현하고, LDMOS 소자에서 드리프트층을 개방형으로 형성하여 드레인전계를 효과적으로 분산시키므로써 100V이상의 고내압 특성을 구현하고, 1.5㎛ 급의 에피층을 이용하여 초고속/고내압 특성을 동시에 만족시키고, 트렌치 격리기술을 이용하여 집적도를 향상시킨다. SOI, BCD, LDMOS, HBT, SiGe, SIMOX, 전력소자
Int. CL H01L 29/737 (2006.01)
CPC H01L 27/0623(2013.01) H01L 27/0623(2013.01) H01L 27/0623(2013.01) H01L 27/0623(2013.01) H01L 27/0623(2013.01) H01L 27/0623(2013.01) H01L 27/0623(2013.01)
출원번호/일자 1020020067280 (2002.10.31)
출원인 한국전자통신연구원
등록번호/일자 10-0523053-0000 (2005.10.13)
공개번호/일자 10-2004-0038379 (2004.05.08) 문서열기
공고번호/일자 (20051024) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2002.10.31)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박건식 대한민국 대전광역시서구
2 구진근 대한민국 대전광역시유성구
3 박종문 대한민국 대전광역시유성구
4 유성욱 대한민국 대구광역시수성구
5 윤용선 대한민국 대전광역시유성구
6 백규하 대한민국 대전광역시유성구
7 김보우 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2002.10.31 수리 (Accepted) 1-1-2002-0361442-40
2 선행기술조사의뢰서
Request for Prior Art Search		 2004.05.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2004.06.11 수리 (Accepted) 9-1-2004-0033795-14
4 의견제출통지서
Notification of reason for refusal		 2004.11.29 발송처리완료 (Completion of Transmission) 9-5-2004-0505230-27
5 의견서
Written Opinion		 2005.01.28 수리 (Accepted) 1-1-2005-0052631-17
6 명세서 등 보정서
Amendment to Description, etc.		 2005.01.28 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2005-0052626-99
7 의견제출통지서
Notification of reason for refusal		 2005.05.11 발송처리완료 (Completion of Transmission) 9-5-2005-0217382-60
8 의견서
Written Opinion		 2005.07.11 수리 (Accepted) 1-1-2005-0373461-47
9 명세서등보정서
Amendment to Description, etc.		 2005.07.11 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2005-0373459-55
10 등록결정서
Decision to grant		 2005.10.10 발송처리완료 (Completion of Transmission) 9-5-2005-0505635-49
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
삭제
4 4
일정 지역에서 개방된 공간을 갖는 산소이온주입층이 두 반도체층 사이에 삽입된 SOI 기판 위에 온칩화된 실리콘게르마늄 이종접합 바이폴라 소자, CMOS 소자, 바이폴라 소자 및 LDMOS 소자; 상기 실리콘게르마늄이종접합소자와 상기 CMOS 소자, 상기 CMOS 소자와 상기 바이폴라 소자, 상기 바이폴라 소자, 상기 LDMOS 소자 각각을 격리시키는 상기 SOI 기판 표면의 필드산화막; 및상기 필드산화막의 바닥으로부터 상기 SOI 기판의 산소이온주입층에 이르는 깊이를 갖고 TEOS막과 다결정실리콘층이 매립된 트렌치를 포함하고,상기 LDMOS 소자는 소스영역, 드리프트층 및 상기 드리프트층 내에 구비된 드레인영역을 갖되 상기 드리프트층이 상기 산소이온주입층의 개방된 공간을 통해 상기 SOI 기판의 하부 반도체층까지 확산된 개방형 드리프트층인 것을 특징으로 하는 지능형 전력소자
5 5
삭제
6 6
이종접합바이폴라소자, CMOS 소자, 바이폴라 소자 및 LDMOS 소자가 온칩화된 지능형 전력 소자의 제조 방법에 있어서,일정 지역에서 개방된 공간을 갖는 매몰 산화막이 두 반도체층 사이에 삽입된 SOI 기판을 형성하는 단계;상기 LDMOS의 소스영역과 상기 CMOS 소자의 nMOS 영역에 p웰을 형성하는 단계;상기 SOI 기판을 선택적으로 식각하여 각 소자간 격리를 위한 트렌치와 각 소자의 활성영역을 정의하는 필드산화막을 형성하는 단계;상기 LDMOS의 개방형 드레인과 상기 바이폴라소자의 콜렉터싱커를 동시에 형성하는 단계;상기 바이폴라소자의 베이스영역을 형성하는 단계;상기 바이폴라소자의 에미터영역과 상기 이종접합바이폴라소자의 콜렉터영역을 동시에 형성하는 단계;상기 CMOS 소자의 pMOS 영역에 n웰을 형성하는 단계;상기 n웰을 포함한 전면에 상기 이종접합바이폴라소자의 활성영역을 노출시키는 창을 갖는 산화막을 형성하는 단계상기 창을 통해 상기 이종접합바이폴라소자의 활성영역에 연결되는 실리콘게르마늄 베이스층을 형성하는 단계;상기 CMOS 소자와 상기 LDMOS 소자의 게이트산화막을 형성하는 단계;상기 게이트산화막상에 상기 CMOS 소자와 상기 LDMOS 소자의 게이트전극을 형성함과 동시에 상기 실리콘게르마늄 베이스층에 연결되는 상기 이종접합바이폴라소자의 에미터를 형성하는 단계;상기 CMOS 소자와 상기 LDMOS의 LDD 영역을 동시에 형성하는 단계; 및상기 LDMOS와 상기 CMOS 소자의 소스/드레인영역과 상기 이종접합바이폴라소자의 콜렉터영역과 상기 바이폴라소자의 베이스와 콜렉터 영역을 각각 형성하는 단계를 포함하는 지능형 전력 소자의 제조 방법
7 7
제6 항에 있어서,상기 SOI 기판을 형성하는 단계는,불순물이 도핑된 기판상에 선택적 마스크 작업을 통하여 산소를 이온주입하여 상기 LDMOS의 드레인 아래에서 일정 부분이 개방된 상기 매몰산화막을 형성하는 단계; 및상기 매몰산화막상에 에피층을 성장시키는 단계를 포함하는 것을 특징으로 하는 지능형 전력 소자의 제조 방법
8 8
제6 항 또는 제7항 에 있어서, 상기 LDMOS의 개방형 드레인을 형성하는 단계는, 상기 LDMOS의 드레인으로 예정된 부분에 불순물을 이온주입하고 확산시켜 상기 매몰산화막의 개방된 부분을 통과하는 깊이를 갖는 상기 개방형 드레인을 형성하는 것을 특징으로 하는 지능형 전력 소자의 제조 방법
9 9
삭제
10 10
삭제
11 10
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.