| 1 |
1
기판 상에 게이트 절연막을 개재하여 형성된 게이트;상기 게이트 양측 상부 모서리와 이격되어 형성된 스페이서;상기 게이트 양측 기판에 형성된 엘리베이티드(elevated) 실리사이드 소오스/드레인; 및상기 스페이서 위로 상기 게이트 양측 상부 모서리와 상기 게이트 상부를 둘러싸며 하부에 음의 경사면을 가지는 다결정 실리콘층을 포함하며,상기 다결정 실리콘층에 의해 상기 스페이서 상에 실리사이드 반응을 위한 금속이 증착되지 않는 지역(shadow area)이 형성되는 것을 특징으로 하는 쇼트키 장벽 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 다결정 실리콘층 상에 실리사이드층을 더 포함하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터
|
| 3 |
3
제1항에 있어서, 상기 게이트는 고농도로 도핑된 다결정 실리콘 또는 금속으로 구성된 것을 특징으로 하는 쇼트키 장벽 트랜지스터
|
| 4 |
4
제1항에 있어서, 상기 기판은 SOI(silicon on insulator) 웨이퍼인 것을 특징으로 하는 쇼트키 장벽 트랜지스터
|
| 5 |
5
기판 상에 게이트 절연막을 개재하여 게이트를 형성하는 단계;상기 게이트 측벽에 스페이서를 형성하는 단계;선택적 실리콘 성장(selective silicon growth)을 적용하여 상기 스페이서 위로 상기 게이트 양측 상부 모서리와 상기 게이트 상부를 둘러싸며 하부에 음의 경사면을 가지는 다결정 실리콘층을 성장시키는 동시에 상기 기판 상에는 단결정 실리콘층을 성장시키는 단계; 상기 다결정 실리콘층과 단결정 실리콘층 위로 금속을 증착하는 단계; 및상기 다결정 실리콘층, 단결정 실리콘층과 상기 금속을 반응시켜 자기정렬적으로 실리사이드를 형성하는 단계를 포함하며,상기 다결정 실리콘층에 의해 상기 스페이서 상에 상기 금속이 증착되지 않는 지역이 생기도록 하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 6 |
6
삭제
|
| 7 |
7
제5항에 있어서, 상기 금속이 증착되지 않는 영역에 의해 상기 게이트 상부의 실리사이드와 상기 기판 상의 실리사이드를 전기적 절연시키는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 8 |
8
제5항에 있어서, 상기 게이트는 고농도로 도핑된 다결정 실리콘 또는 금속으로 형성하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 9 |
9
제5항에 있어서, 상기 스페이서를 형성하는 단계는 상기 게이트 위로 절연체막을 증착하는 단계; 및 상기 절연체막을 이방성 식각하는 단계를 포함하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 10 |
10
제5항에 있어서, 상기 스페이서를 형성하는 단계는 상기 게이트를 열산화시켜 그 주변에 산화막을 형성하는 단계; 및 상기 산화막을 이방성 식각하는 단계를 포함하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 11 |
11
제9항 또는 제10항에 있어서, 상기 이방성 식각하는 동안에 상기 기판이 200 ~ 500Å 정도 식각되도록 하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 12 |
12
제11항에 있어서, 습식각을 미량 실시하여 상기 게이트 상부 모서리를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 13 |
13
제11항에 있어서, 선택적 실리콘 성장 초기 인-시튜 클리닝 방법에 의해 상기 게이트 상부 모서리를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 14 |
14
제13항에 있어서, 상기 인-시튜 클리닝 방법은 LPCVD(low pressure chemical vapor deposition) 장비에서 실시하며 700 ~ 900℃에서 H2가 0
|
| 15 |
15
제14항에 있어서, 상기 게이트 상에 다결정 실리콘층을 형성하는 동시에 상기 기판 상에는 단결정 실리콘층을 성장시키는 단계는, 상기 LPCVD 장비에서 진행하며 DCS(dichlorosilane, SiCl2H2), HCl와 H2를 공정 가스(process gas)로 사용하며, DCS의 유량은 0
|
| 16 |
16
제15항에 있어서, 상기 온도가 낮아질수록 압력을 낮추는 조건을 이용하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 17 |
17
제13항에 있어서, 상기 인-시튜 클리닝 방법은 UHV-CVD(ultra high vacuum-chemical vapor deposition) 장비에서 실시하며 10Torr 이하의 초고진공 상태에서 650 ~ 800℃ 범위에서 60 ~ 300초동안 진행하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 18 |
18
제17항에 있어서, 상기 게이트 상에 다결정 실리콘층을 형성하는 동시에 상기 기판 상에는 단결정 실리콘층을 성장시키는 단계는, 상기 UHV-CVD 장비에서 진행하며 Si2H6 나 SiH4, Cl2와 H2를 공정 가스로 사용하며, Si2H6 나 SiH4의 유량은 1 ~ 10sccm, Cl2의 유량은 0 ~ 5sccm, H2의 유량은 0 ~ 20sccm으로 하고, 온도는 500 ~ 750℃로 유지하며, 압력은 0
|
| 19 |
19
제5항에 있어서, 상기 게이트 상에 다결정 실리콘층을 형성하는 두께는 200 ~ 500Å 정도가 되게 하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 20 |
20
제5항에 있어서, 상기 금속을 증착하는 두께는 50 ~ 500Å 정도가 되게 하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 21 |
21
제5항에 있어서, 상기 금속 실리사이드를 형성하는 단계는 열처리 퍼니스(furnace)에서 300 ~ 600℃에서 0
|
| 22 |
22
제5항에 있어서, 상기 금속 실리사이드를 형성하는 단계는 급속 열처리(rapid thermal process) 장비에서 800 ~ 1200℃에서 1 ~ 30초의 열처리를 적용하여 진행하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
| 23 |
22
제5항에 있어서, 상기 금속 실리사이드를 형성하는 단계는 급속 열처리(rapid thermal process) 장비에서 800 ~ 1200℃에서 1 ~ 30초의 열처리를 적용하여 진행하는 것을 특징으로 하는 쇼트키 장벽 트랜지스터 제조방법
|
