| 1 |
1
n비트로 표현되는 두 입력신호를 받아들여 가산 연산을 수행하고, n비트의 가산 결과를 출력하며, 다음 단의 초기 캐리값을 계산하기 위해 상기 두 입력신호를 이용하여 캐리 발생 함수와 캐리 전달 함수의 값을 각각 생성하여 출력하는 복수의 단위 가산기; 및, 초기 캐리값과 상기 각 단위 가산기로부터의 캐리 발생 함수 및 캐리 전달 함수의 값을 받아들여, 첫 번째 단위 가산기를 제외한 각 단위 가산기를 위한 초기 캐리값과 다음 단의 가산기에 제공하기 위한 초기 캐리 발생 함수 및 초기 캐리 전달 함수값을 생성하는 캐리 예측 발생부를 포함하며, 상기 각 단위 가산기는 내부 캐리를 생성할 때 입력 신호의 각 비트에 대한 캐리를 순차적으로 계산하는 것을 특징으로 하는 감소된 면적을 갖는 캐리 예측 가산기
|
| 2 |
2
제1항에 있어서, 상기 각 단위 가산기는, 상기 두 입력신호에 소정의 논리 연산을 수행하여 각 단위 가산기의 내부에서 사용될 캐리 발생 함수 및 캐리 전달 함수를 생성하는 캐리 발생 함수 및 캐리 전달 함수 생성부; 상기 입력신호의 각 비트에 대한 캐리를 바로 인접한 직전 비트에 대한 캐리를 이용하여 순차적으로 계산하는 캐리 생성부; 및 상기 캐리 발생 함수 및 캐리 전달 함수 생성부에서 얻어진 캐리 전달 함수와 상기 캐리 생성부에서 얻어진 캐리 및 초기 캐리값을 이용하여 가산 연산을 수행하여 n비트의 가산 결과를 생성하는 가산 연산부를 포함하는 것을 특징으로 하는 감소된 면적을 갖는 캐리 예측 가산기
|
| 3 |
3
제2항에 있어서, 상기 두 입력신호가 Xi, Yi(i=0, 1, 2
|
| 4 |
4
제2항에 있어서, 상기 n비트가 4비트이고, 상기 캐리 발생 함수는 Gi, 상기 캐리 전달 함수는 Pi(i=0,1,2,3), 초기 캐리 발생 함수는 Gi *, 초기 캐리 전달 함수는 Pi *일 때, 상기 캐리 생성부의 각 비트의 캐리는 아래의 수학식에 의해 계산되는 것을 특징으로 하는 감소된 면적을 갖는 캐리 예측 가산기
|
| 5 |
5
제2항에 있어서, 상기 캐리 전달 함수는 Pi이고, 상기 캐리는 Ci(i=0, 1, 2,
|
| 6 |
6
제1항에 있어서, 상기 n비트는 4비트이고, 상기 단위 가산기의 수는 4개이며, 상기 캐리 예측 가산기는 16비트의 두 입력신호에 대한 가산 연산을 수행하는 감소된 면적을 갖는 캐리 예측 가산기
|
| 7 |
6
제1항에 있어서, 상기 n비트는 4비트이고, 상기 단위 가산기의 수는 4개이며, 상기 캐리 예측 가산기는 16비트의 두 입력신호에 대한 가산 연산을 수행하는 감소된 면적을 갖는 캐리 예측 가산기
|
