| 1 |
1
실리콘 기판 상에 형성되고 금속 실리사이드로 이루어진 소오스/드레인 영역과 상기 소오스/드레인 영역 사이에 실리콘층으로 형성된 채널 영역; 상기 채널 영역을 노출하는 제1 콘택홀을 갖는 제1 층간 절연막; 상기 제1 콘택홀 내의 채널 영역 상에 형성된 게이트 절연막; 상기 게이트 절연막 상의 제1 콘택홀을 매립하면서 상기 제1 층간 절연막 상에도 형성된 T자형 게이트 전극; 상기 T자형 게이트 전극 및 소오스/드레인 영역을 노출하는 제2 콘택홀을 갖는 제2 층간 절연막; 및 상기 제2 콘택홀을 매립되어 형성된 금속 배선층으로 이루어지는 것을 특징으로 하는 쇼트키 장벽 모스 전계 효과 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 소오스/드레인 영역을 구성하는 금속 실리사이드는 N형 트랜지스터일 경우 어븀(Er) 실리사이드로 구성하고, P형 트랜지스터일 경우 백금(Pt) 실리사이드로 구성하는 것을 특징으로 하는 쇼트키 장벽 모스 전계 효과 트랜지스터
|
| 3 |
3
실리콘 기판 상에 액티브 실리콘층 및 희생층 패턴을 순차적으로 형성하는 단계; 상기 액티브 실리콘층 및 희생층 패턴 상에 금속층을 형성하는 단계; 상기 금속층 및 액티브 실리콘층을 열처리하여 상기 희생층 패턴 하부 양측에 금속 실리사이드로 구성된 소오스/드레인 영역과 그 사이에 실리콘층으로 구성된 채널 영역을 형성하는 단계; 상기 소오스/드레인 영역 상에 형성되면서 상기 희생층 패턴이 노출되도록 제1 층간 절연막을 형성하는 단계; 상기 희생층 패턴을 선택적으로 제거하여 상기 채널 영역을 노출하는 제1 콘택홀을 형성하는 단계; 상기 제1 콘택홀 내의 채널 영역 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상의 제1 콘택홀을 매립하면서 상기 제1 층간 절연막 상에 T자형 게이트 전극을 형성하는 단계; 상기 T자형 게이트 전극 및 소오스/드레인 영역을 노출하는 제2 콘택홀을 갖는 제2 층간 절연막을 형성하는 단계; 및 상기 제2 콘택홀을 매립되는 금속 배선층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 쇼트키 장벽 모스 전계 효과 트랜지스터의 제조방법
|
| 4 |
4
제3항에 있어서, 상기 금속층은 N형 트랜지스터일 경우 어븀(Er)으로 형성하고, P형 트랜지스터일 경우 백금(Pt)으로 형성하는 것을 특징으로 하는 쇼트키 장벽 모스 전계 효과 트랜지스터의 제조방법
|
| 5 |
5
제3항에 있어서, 상기 제1 층간 절연막은 상기 희생층 패턴 및 소오스/드레인 영역이 형성된 실리콘 기판의 전면에 절연막을 형성한 후 상기 희생층 패턴이 노출되도록 화학기계적연마하여 형성하는 것을 특징으로 하는 쇼트키 장벽 모스 전계 효과 트랜지스터의 제조방법
|
| 6 |
6
제3항에 있어서, 상기 희생층 패턴의 선택적 제거는 상기 희생층 패턴과 상기 제1 층간 절연막과의 식각 선택비를 이용하여 수행하는 것을 특징으로 하는 쇼트키 장벽 모스 전계 효과 트랜지스터의 제조방법
|
| 7 |
7
제7항에 있어서, 상기 희생층 패턴은 질화막으로 형성하고, 상기 제1 층간 절연막은 산화막을 이용하여 형성하는 것을 특징으로 하는 쇼트키 장벽 모스 전계 효과 트랜지스터의 제조방법
|
