| 1 |
1
기판과, 상기 기판 상에 형성된 다수의 하부 전극과, 상기 하부 전극이 노출되도록 다수의 비아홀이 형성된 절연층과, 상기 각 비아홀 내에 삽입된 분자 박막과, 상기 분자 박막을 포함하는 상기 절연층 상에 형성된 다수의 상부 전극을 포함하는 것을 특징으로 하는 분자 전자 소자
|
| 2 |
2
제 1 항에 있어서, 상기 기판은 실리콘, 화합물 반도체, 유리 또는 플라스틱으로 이루어진 것을 특징으로 하는 분자 전자 소자
|
| 3 |
3
제 1 항에 있어서, 상기 비아홀은 상부가 하부보다 넓은 사발 형태로 형성되며, 수 내지 수백 ㎚의 크기로 형성된 것을 특징으로 하는 분자 전자 소자
|
| 4 |
4
제 1 항에 있어서, 상기 절연층은 CVD 방법으로 형성한 무기 또는 유기 절연막인 것을 특징으로 하는 분자 전자 소자
|
| 5 |
5
제 1 항에 있어서, 상기 분자 박막은 유기 반도체 소재로 이루어지며, 상기 유기 반도체 소재는 하기의 화학식 8 내지 13 중 어느 하나의 분자 또는 하기 화학식 8 내지 13 중 어느 하나의 분자와 하기의 화학식 14의 분자가 혼합된 것을 특징으로 하는 분자 전자 소자
|
| 6 |
6
제 1 항에 있어서, 상기 하부 전극과 상부 전극이 매트릭스 형태로 배열된 것을 특징으로 하는 분자 전자 소자
|
| 7 |
7
제 1 항에 있어서, 상기 하부 전극과 기판 사이에 형성된 기판 절연층을 더 포함하는 것을 특징으로 하는 분자 전자 소자
|
| 8 |
8
기판 상에 하부 전극을 형성한 후 상기 하부 전극을 패터닝하는 단계와, 상기 전체 상부면에 절연층을 형성한 후 상기 절연층을 패터닝하여 상기 하부 전극의 소정 부분이 노출되도록 다수의 비아홀을 형성하는 단계와, 상기 각 비아홀 내에 소정의 기능기를 갖는 분자를 삽입하여 분자 박막을 형성하는 단계와, 상기 분자 박막을 포함하는 전체 상부면에 상부 전극을 형성한 후 상기 상부 전극을 패터닝하는 단계를 포함하는 것을 특징으로 하는 분자 전자 소자의 제조 방법
|
| 9 |
9
제 8 항에 있어서, 상기 하부 전극은 티타늄과 금을 증착하여 형성하되, 증착 과정 및 증착 후에 열처리하여 소정의 평탄도가 유지되도록 하는 것을 특징으로 하는 분자 전자 소자의 제조 방법
|
| 10 |
10
제 8 항에 있어서, 상기 절연층은 상기 상부 및 하부 전극을 통한 절연파괴가 일어나지 않는 두께의 유기 절연물로 이루어지며, 상기 유기 절연물은 CVD 실리콘 산화막 또는 실리콘 질화막, 실리콘 아크릴레이트 또는 폴리이미드인 것을 특징으로 하는 분자 전자 소자의 제조 방법
|
| 11 |
11
제 8 항에 있어서, 상기 분자 박막은 자기조립법이나 랭무어-블로짓법으로 형성하는 것을 특징으로 하는 분자 전자 소자의 제조 방법
|
| 12 |
12
제 8 항에 있어서, 상기 분자 박막은 알칸 티올기가 있는 절연성 분자를 삽입한 후 상기 절연성 분자들 사이에 원하는 전도성 분자를 삽입하여 형성하는 것을 특징으로 하는 분자 전자 소자의 제조 방법
|
| 13 |
13
제 8 항에 있어서, 상기 분자 박막은 혼합 자기조립 박막인 것을 특징으로 하는 분자 전자 소자의 제조 방법
|
| 14 |
14
제 8 항에 있어서, 상기 상부 전극은 금으로 형성하며, 상기 금 증착시 상기 기판을 77K 이하의 온도로 유지시키는 것을 특징으로 하는 분자 전자 소자의 제조 방법
|
| 15 |
14
제 8 항에 있어서, 상기 상부 전극은 금으로 형성하며, 상기 금 증착시 상기 기판을 77K 이하의 온도로 유지시키는 것을 특징으로 하는 분자 전자 소자의 제조 방법
|
