| 1 |
1
메모리 및 주변 장치와 연결되어 있는 직접 메모리 액세스 제어 장치에 있어서,상기 주변 장치로부터 DMA(Direct Memory Access) 요구를 수신하는 경우, 상기 DMA를 요구한 주변 장치가 연결된 채널의 현재 상태를 판단하는 채널 상태 생성부;상기 주변 장치와 상기 메모리 사이의 데이터 전송시, 상기 메모리의 어드레스를 발생시키는 어드레스 생성부;상기 DMA의 동작 상태를 나타내는 신호를 이용하여 DMA의 처리를 위한 제어 신호를 생성하는 제어 신호 생성부; 및상기 주변 장치로 상기 데이터를 전송하거나 상기 제어 신호의 입출력 기능을 수행하며, 상기 주변 장치의 어드레스, 상기 메모리의 어드레스, 데이터 전송 크기 정보 및 상기 주변 장치가 상기 데이터 전송 크기에 대한 갱신을 요구하는지 여부를 포함하는 정보를 저장하는 적어도 하나 이상의 레지스터를 포함하는 호스트 인터페이스를 포함하며,상기 DMA를 요구한 주변 장치가 연결된 채널의 현재 상태가 첫 번째 데이터 전송을 나타내는 경우, 상기 어드레스 생성부는 상기 주변 장치의 데이터 전송 크기가 저장되어 있는 레지스터의 어드레스를 발생시키고, 상기 레지스터에 저장된 상기 데이터 전송 크기를 갱신하는 직접 메모리 액세스 제어 장치
|
| 2 |
2
제1항에 있어서,적어도 두개의 주변 장치로부터 상기 채널 상태 생성부로 상기 DMA 요구가 수신된 경우, 상기 DMA의 동작을 수행할 채널을 선택하는 채널 선택부; 및상기 DMA의 동작 상태를 나타내는 신호를 토대로 상기 메모리로 전송되는 데이터의 전송 완료 여부를 나타내는 신호를 생성하는 전송 완료 신호 생성부를 더 포함하는 직접 메모리 액세스 제어 장치
|
| 3 |
3
제1항에 있어서,상기 호스트 인터페이스는 상기 주변 장치가 데이터 전송 크기의 갱신을 요구하는지 여부를 나타내는 제1 레지스터, 및 상기 주변 장치의 상기 전송 크기 레지스터의 어드레스 값을 저장하는 제2 레지스터를 포함하는 직접 메모리 액세스 제어 장치
|
| 4 |
4
제3항에 있어서, 상기 호스트 인터페이스는 상기 데이터를 전송하는 주변 장치의 어드레스를 저장하는 제3 레지스터, 상기 전송되는 데이터의 형태 정보를 저장하는 제4 레지스터, 상기 데이터의 전송 크기를 저장하는 제5 레지스터, 상기 데이터가 전송될 목적지의 어드레스를 저장하는 제6 레지스터, 상기 목적지로 전송되는 데이터의 형태 정보를 저장하는 제7 레지스터, 및 상기 목적지로 전송되는 상기 데이터의 크기를 저장하는 제8 레지스터를 더 포함하는 직접 메모리 액세스 제어 장치
|
| 5 |
5
제1항에 있어서, 상기 채널은 AMBA(Advanced Micro-controller Bus Architecture)로 형성되는 직접 메모리 액세스 제어 장치
|
| 6 |
6
제5항에 있어서, 상기 제어 신호 생성부는 상기 DMA 동작 상태를 나타내는 신호가 상기 AMBA 프로토콜과 호환되도록 생성하는 직접 메모리 액세스 제어 장치
|
| 7 |
7
직접 메모리 액세스 제어 방법에 있어서,상기 주변 장치로부터 DMA 요구가 수신되는지를 판단하는 제1 단계;상기 DMA 요구가 수신된 경우, 상기 주변 장치가 상기 데이터 전송 크기의 갱신을 요구하는지를 판단하는 제2 단계;갱신을 요구하는 경우 상기 주변 장치에 연결된 채널의 상태가 상기 데이터의 첫 부분인지 여부를 판단하는 제3 단계;상기 채널의 상태가 최초 데이터의 전송인 경우, 상기 주변 장치로부터 상기 데이터 전송 크기를 검출하는 제4 단계; 및상기 검출된 데이터 전송 크기를 기초로 DMA 동작을 수행하는 제5 단계를 포함하는 직접 메모리 액세스 제어 방법
|
| 8 |
8
삭제
|
| 9 |
9
제7항에 있어서,상기 제4 단계는 상기 주변 장치의 데이터 전송 크기를 저장하는 레지스터의 어드레스, 상기 어드레스에 저장된 값의 데이터 형태 정보, 및 상기 레지스터에 저장된 값을 수신하기 위한 읽기 신호를 생성하여 상기 주변 장치로 전송함으로써, 상기 데이터 전송 크기를 검출하는 직접 메모리 액세스 제어 방법
|
| 10 |
10
제7항에 있어서, 상기 채널은 AMBA 버스 구조로 형성되고, 상기 주변 장치는 APB 브리지를 통하여 상기 데이터를 전송하는 직접 메모리 액세스 제어 방법
|
| 11 |
11
제7항에 있어서,상기 제5단계는, 상기 주변 장치의 어드레스 값과 읽기 신호를 생성하는 단계,상기 주변 장치로부터 상기 데이터를 수신하여 저장하는 단계,상기 데이터가 저장될 메모리의 어드레스 값과 쓰기 신호를 생성하는 단계, 및상기 데이터를 상기 메모리로 전송하는 단계를 포함하는 직접 메모리 액세스 제어 방법
|
| 12 |
12
제7항에 있어서, 상기 제2 단계 이전에, 상기 채널의 마스터가 되기 위하여 조정기에 채널의 마스터를 요구하는 단계와, 상기 조정기가 상기 요구에 대한 인증을 수행하여 상기 채널의 마스터를 결정하는 단계를 더 포함하는 직접 메모리 액세스 제어 방법
|
| 13 |
12
제7항에 있어서, 상기 제2 단계 이전에, 상기 채널의 마스터가 되기 위하여 조정기에 채널의 마스터를 요구하는 단계와, 상기 조정기가 상기 요구에 대한 인증을 수행하여 상기 채널의 마스터를 결정하는 단계를 더 포함하는 직접 메모리 액세스 제어 방법
|
