| 1 |
1
반도체 구조물 상에 절연층을 형성하고 그 내부에 콘택홀을 형성하는 단계; 상기 절연층 및 상기 콘택홀에 티타늄막이 최상층인 배리어막을 형성하는 단계; 상기 전체 구조 상부에, 상기 콘택홀 내부 바닥면에 대해 수직으로 질소 이온을 주입하고 열처리를 실시하여 상기 절연층 상부의 상기 티타늄막 표면과 콘택홀 내부 바닥면의 티타늄 표면을 질화시키고, 콘택홀 측면부는 티타늄 표면이 질화되지 않도록 하는 단계; 및 상기 콘택홀 내부에 금속배선이 매립되도록 금속막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법
|
| 2 |
2
제 1 항에 있어서, 상기 배리어막은 제 1 티타늄막/ 제 1 티타늄질화막/제 2 티타늄막으로 구성되어 있는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법
|
| 3 |
3
제 1 항에 있어서, 상기 질소 이온은 5 ~ 200KeV의 에너지로 주입되고, 상기 열처리는 질소 분위기 하에서 400 ~ 800℃ 온도에서 수행되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법
|
| 4 |
4
제 1 항에 있어서, 상기 금속막은 텅스텐막 또는 알루미늄막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법
|
| 5 |
5
제 1 항에 있어서, 상기 금속막은 알루미늄, 알루미늄-실리콘합금 또는 알루미늄-실리콘-구리합금으로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선 형성방법
|
| 6 |
6
최상층이 실리콘층인 반도체 구조물이 형성된 기판의 상부에 절연층을 증착하고, 사진 식각 공정을 통해 상기 절연막에 콘택홀을 형성하여 특정 영역을 노출시키는 단계; 상기 콘택홀 내부와 상기 절연막의 상부에 제 1 티타늄막을 형성하는 단계; 상기 제 1 티타늄막 상부에 제 1 티타늄질화막을 형성하고, 열처리를 실시하여 상기 제 1 티타늄막의 티타늄과 상기 실리콘층을 반응시켜 티타늄실리사이드를 형성하는 단계; 상기 제 1 티타늄질화막 상부에 제 2 티타늄막을 형성하는 단계; 및 상기 제 2 티타늄막 상부에 질소이온을 기판에 수직으로 주입하고 열처리를 실시하여 상기 절연층 상부의 티타늄막 표면과 콘택홀 내부 바닥면의 티타늄막 표면을 질화시키고, 콘택홀 측면부는 티타늄이 질화되지 않도록 하는 단계; 및 상기 콘택홀 내부에 금속배선이 매립되도록 금속막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법
|
| 7 |
7
제 5 항에 있어서, 상기 금속막은 알루미늄, 알루미늄-실리콘합금 또는 알루미늄-실리콘-구리합금으로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선 형성방법
|
| 8 |
8
제 5 항에 있어서, 상기 금속막 상부에 제 2 티타늄질화막을 형성하여 이후 진행되는 금속배선 패터닝시 ARC층으로 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법
|
| 9 |
8
제 5 항에 있어서, 상기 금속막 상부에 제 2 티타늄질화막을 형성하여 이후 진행되는 금속배선 패터닝시 ARC층으로 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법
|
