1 |
1
소자분리 트렌치에 의해 분리된 n-웰 및 p-웰을 제공하는 실리콘 기판과, 상기 n-웰의 상기 실리콘 기판 상에 적층된 실리콘-게르마늄층 및 실리콘 캡층, 상기 n-웰의 상기 실리콘 캡층 상에 형성되며 게이트 절연막에 의해 상기 실리콘 캡층과 전기적으로 분리되는 게이트 전극, 및 상기 게이트 전극 양측부의 상기 실리콘 캡층, 실리콘-게르마늄층 및 실리콘 기판에 형성된 소스 및 드레인을 포함하는 p-채널 소자와, 상기 p-웰의 상기 실리콘 기판 상에 적층된 실리콘-게르마늄층 및 실리콘 캡층, 상기 p-웰의 상기 실리콘 캡층 상에 형성되며 게이트 절연막에 의해 상기 실리콘 캡층과 전기적으로 분리되는 게이트 전극, 및 상기 게이트 전극 양측부의 상기 실리콘 캡층, 실리콘-게르마늄층 및 실리콘 기판에 형성된 소스 및 드레인을 포함하는 n-채널 소자를 포함하며, 상기 n-채널 소자의 실리콘 캡층과 상기 p-채널 소자의 실리콘 캡층이 서로 다른 두께로 형성된 것을 특징으로 하는 반도체 시모스 소자
|
2 |
2
제 1 항에 있어서, 상기 n-채널 소자의 실리콘 캡층이 상기 p-채널 소자의 실리콘 캡층보다 두껍게 형성된 것을 특징으로 하는 반도체 시모스 소자
|
3 |
3
제 2 항에 있어서, 상기 n-채널 소자의 실리콘 캡층은 7 내지 20㎚의 두께로 형성되며, 상기 p-채널 소자의 실리콘 캡층은 1 내지 3㎚의 두께로 형성된 것을 특징으로 하는 반도체 시모스 소자
|
4 |
4
제 1 항에 있어서, 상기 n-채널 소자 및 상기 p-채널 소자의 실리콘-게르마늄층은 응력인 인가된 실리콘-게르마늄층인 것을 특징으로 하는 반도체 시모스 소자
|
5 |
4
제 1 항에 있어서, 상기 n-채널 소자 및 상기 p-채널 소자의 실리콘-게르마늄층은 응력인 인가된 실리콘-게르마늄층인 것을 특징으로 하는 반도체 시모스 소자
|