1 |
1
메사 구조로 식각된 기판과,상기 메사 구조 상에 형성되며 도파로의 코아가 되는 활성층과,상기 활성층 상에 형성된 제 1 클래드층과,상기 메사 구조 측부의 식각된 상기 기판 상에 형성된 전류차단층과,상기 제 1 클래드층 및 전류차단층 상에 형성된 식각정지층과,상기 메사 구조 상부의 상기 식각정지층 상에 소정의 폭으로 형성된 제 2 클래드층과,상기 제 2 클래드층 상에 형성된 오믹 접촉층과,상기 오믹 접촉층과 접촉되는 제 1 전극과,상기 기판의 하부면에 형성된 제 2 전극을 포함하는데,상기 전류차단층은 제 1 p형 반도체층, n형 반도체층 및 제 2 p형 반도체층으로 형성되며, 상기 제 2 p형 반도체층은 0
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
제 1 항에 있어서, 상기 제 2 클래드층은 p형 반도체층으로 형성된 것을 특징으로 하는 반도체 레이저
|
5 |
5
제 1 항에 있어서, 상기 제 2 클래드층 및 오믹 접촉층의 측부에 표면의 평탄화를 위해 형성된 평탄화층을 더 포함하는 것을 특징으로 하는 반도체 레이저
|
6 |
6
n형 기판 상에 활성층 및 제 1 p형 반도체층을 형성한 후 제 1 마스크 패턴을 이용한 식각 공정으로 노출된 부분의 제 1 p형 반도체층, 활성층 및 기판의 소정 두께를 식각하여 메사 구조를 형성하는 단계와,상기 메사 구조 측부의 식각된 부분에 제 2 p형 반도체층, n형 반도체층, 제 3 p형 반도체층을 성장시켜 전류차단층을 형성하는 단계와,상기 마스크 패턴을 제거한 후 전체 구조 상부에 식각정지층을 형성하고, 상기 식각정지층 상에 제 4 p형 반도체층 및 오믹 접촉층을 성장시키는 단계와,제 2 마스크 패턴을 이용한 식각 공정으로 노출된 부분의 상기 오믹 접촉층 및 제 4 p형 반도체층을 소정의 폭으로 패터닝하는 단계와,평탄화층으로 표면을 평탄화시킨 후 상기 오믹 접촉층의 표면을 노출시키는 단계와,상기 오믹 접촉층과 접촉되도록 전극을 형성하는 단계를 포함하며,상기 제 3 p형 반도체층은 0
|
7 |
7
삭제
|
8 |
8
제 6 항에 있어서, 상기 제 1 및 제 2 마스크 패턴은 실리콘 질화막이나 실리콘 산화막으로 형성하는 것을 특징으로 하는 반도체 레이저 제작 방법
|
9 |
9
제 6 항에 있어서, 상기 제 4 p형 반도체층은 선택적 식각 방법으로 패터닝되며, 상기 식각정지층이 노출되면 식각이 정지되도록 하는 것을 특징으로 하는 반도체 레이저 제작 방법
|
10 |
9
제 6 항에 있어서, 상기 제 4 p형 반도체층은 선택적 식각 방법으로 패터닝되며, 상기 식각정지층이 노출되면 식각이 정지되도록 하는 것을 특징으로 하는 반도체 레이저 제작 방법
|