| 1 |
1
직접디지털주파수합성기(DDS: Direct Digital Synthesizer) 구동 위상잠금루프(PLL: Phase Locked Loop) 주파수합성 장치에 있어서, 외부로부터 입력되는 기준신호를 구동신호로 하여 소정의 주파수를 갖는 신호를 생성하기 위한 직접 디지털 주파수합성 수단; 상기 직접 디지털 주파수합성 수단의 출력신호를 입력신호로 하여 소정의 고주파신호를 생성하기 위한 PLL 주파수 합성 수단; 상기 PLL 주파수 합성 수단의 고주파 출력신호를 동위상의 두 개의 신호로 전력분배하기 위한 제 1 전력분배 수단; 상기 제 1 전력분배 수단에 의하여 분배된 신호 중 어느 하나의 신호를 다시 동위상의 두 개의 신호로 전력분배하기 위한 제 2 전력분배 수단; 상기 제 2 전력분배 수단의 출력신호 중 어느 하나의 신호를 시간지연시키기 위한 시간지연 수단; 상기 제 2 전력분배 수단의 출력신호 중 다른 하나의 신호의 위상을 반전시키고, 신호 크기를 조절하기 위한 위상변환 및 가변감쇠 수단; 상기 시간지연 수단의 출력신호와 상기 위상변환 및 가변감쇠 수단의 출력신호를 합성하여, 상기 PLL 주파수 합성 수단의 출력신호에 포함되어 있는 스퓨리어스신호와 위상잡음신호를 추출하기 위한 신호 결합 수단; 및 상기 신호 결합 수단에 의하여 추출된 스퓨리어스신호와 위상잡음신호를 상기 PLL 주파수 합성 수단으로 부궤환(negative feedback)시키기 위한 부궤환 수단 을 포함하는 스퓨리어스 특성의 개선을 위한 DDS 구동 PLL주파수합성 장치
|
| 2 |
2
제 1 항에 있어서,상기 시간지연 수단의 시간지연은, 상기 신호 결합 수단에 도달되었을 때, 상기 위상변환 및 가변감쇠 수단의 출력신호와 시간차이가 나지 않도록 시간지연시키는 것을 특징으로 하는 스퓨리어스 특성의 개선을 위한 DDS 구동 PLL주파수합성 장치
|
| 3 |
3
제 1 항에 있어서, 상기 위상변환 및 가변감쇠 수단의 신호 크기 조절은, 상기 신호 결합 수단에 도달되었을 때, 상기 시간지연 수단의 출력신호와 신호크기가 같게 되도록 조절하는 것을 특징으로 하는 스퓨리어스 특성의 개선을 위한 DDS 구동 PLL주파수합성 장치
|
| 4 |
4
직접디지털주파수합성기(DDS: Direct Digital Synthesizer) 구동 위상잠금루프(PLL: Phase Locked Loop)주파수합성장치에 적용되는 주파수합성 방법에 있어서, 외부의 기준신호에 따라 직접 디지털 주파수합성 방식을 이용하여 소정의 주파수를 갖는 신호(이하, DDS출력신호라 함)를 생성하는 DDS출력신호 생성 단계; 상기 생성된 DDS출력신호를 기준신호로 PLL 주파수합성 방식을 이용하여 소정의 고주파신호(이하, PLL출력신호라 함)를 생성하는 PLL출력신호 생성 단계; 상기 생성된 PLL출력신호를 동위상의 두 개의 신호로 전력분배하는 전력 분배 단계; 상기 전력분배된 신호 중 어느 하나의 신호를 다시 동위상의 두 개의 신호로 전력분배하는 전력 재(再)분배 단계; 상기 전력 재(再)분배된 신호 중 어느 하나의 신호를 시간지연시키는 시간지연 단계; 상기 전력 재(再)분배된 신호 중 다른 하나의 신호의 위상을 반전시키고, 신호 크기를 조절하는 위상/크기 조절 단계; 상기 시간지연된 신호와 상기 위상 반전 및 크기 조절된 신호를 합성하여 상기 PLL출력신호에 포함된 스퓨리어스신호와 위상잡음신호를 추출하는 스퓨리어스신호/위상잡음신호 추출 단계; 및 상기 추출된 스퓨리어스신호와 위상잡음신호를 부궤환(negative feedback)시켜 상기 PLL출력신호 단계에서의 PLL출력신호 생성 과정에서 스퓨리어스신호와 위상잡음신호를 제거하는 스퓨리어스신호/위상잡음신호 제거 단계 를 포함하는 스퓨리어스 특성의 개선을 위한 DDS 구동 PLL주파수합성 방법
|
| 5 |
5
제 4 항에 있어서,상기 시간지연 단계에서의 시간지연 과정은,상기 위상/크기 조절 단계에서 위상 반전 및 크기 조절된 신호와 시간차이가 나지 않도록 시간지연시키는 것을 특징으로 하는 스퓨리어스 특성의 개선을 위한 DDS 구동 PLL주파수합성 방법
|
| 6 |
6
제 4 항 또는 제 5 항에 있어서, 상기 위상/크기 조절 단계에서의 신호 크기 조절 과정은, 상기 시간지연 단계에서 시간지연된 신호와 크기가 같게 되도록 조절하는 것을 특징으로 하는 스퓨리어스 특성의 개선을 위한 DDS 구동 PLL주파수합성 방법
|
| 7 |
6
제 4 항 또는 제 5 항에 있어서, 상기 위상/크기 조절 단계에서의 신호 크기 조절 과정은, 상기 시간지연 단계에서 시간지연된 신호와 크기가 같게 되도록 조절하는 것을 특징으로 하는 스퓨리어스 특성의 개선을 위한 DDS 구동 PLL주파수합성 방법
|
