| 1 |
1
외부 이득 조정 전압 신호의 크기를 조절하는 조정 전압 조절부;상기 조정 전압 조절부의 출력 신호에 의해 지수 함수 전류 및 전압을 발생하는 지수 함수 발생부;상기 지수 함수 발생부에 기준 전압을 제공하는 기준 전압 발생부; 및상기 조정 전압 발생부의 온도 변화에 따라 상기 조정 전압 조절부의 출력을 보상하는 온도 보상부를 포함하며,상기 조정 전압 조절부는 조정 전압 신호가 (-) 입력에 입력되고 기준 전압이 (+)입력에 입력되는 제 1 연산 증폭기를 포함하며, 상기 지수 함수 발생부는 상기 제 1 연산 증폭기의 출력 신호에 따라 지수 함수 전류를 발생하는 수단 및 지수 함수 전압을 발생하는 수단으로 구성되며, 상기 지수 함수 전류를 발생하는 수단은 상기 제 1 연산 증폭기의 출력 신호가 게이트에 입력되는 한 쌍의 MOS 트랜지스터로 된 신호 전달부, 상기 각각의 MOS 트랜지스터의 드레인에 연결되어 상기 제 1 연산 증폭기의 출력 신호가 입력되는 기생적으로 구현된 제 1 및 제 2 바이폴라 트랜지스터, 및 상기 신호 전달부에 소정의 바이어스를 제공하는 커런트 미러 전류원을 포함하며, 상기 제 1 및 제 2 바이폴라 트랜지스터는 그것의 베이스 및 콜렉터가 각각 연결되어 있는 것을 특징으로 하는 온도 보상 지수 함수 발생기 회로
|
| 2 |
2
제 1 항에 있어서, 상기 조정 전압 조절부는 상기 제 1 연산 증폭기의 (-) 입력에 연결된 제 1 저항 및 상기 제 1 연산 증폭기의 (-) 입력 및 출력 사이에 연결된 가변 저항인 제 2 저항을 더 포함하는 것을 특징으로 하는 온도 보상 지수 함수 발생기 회로
|
| 3 |
3
제 2 항에 있어서, 상기 제 1 연산 증폭기의 출력단에 버퍼링 역할을 하는 제 2 연산 증폭기가 더 구비되는 것을 특징으로 하는 온도 보상 지수 함수 발생기 회로
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
제 1 항에 있어서, 상기 지수 함수 전압을 발생하는 수단은,상기 커런트 미러 전류원 및 상기 신호 전달부 중 어느 하나의 MOS 트랜지스터의 소오스 사이에 직렬 연결된 한 쌍의 저항으로 구성되는 것을 특징으로 하는 온도 보상 지수 함수 발생기 회로
|
| 7 |
7
제 1 항에 있어서, 상기 기준 전압 발생부는, 상기 기준 전압이 인가되는 제 3 연산 증폭기; 상기 제 3 연산 증폭기의 출력 신호가 입력되는 모스 트랜지스터; 및 상기 모스 트랜지스터의 소오스에, 에미터가 연결되는 제 3 바이폴라 트랜지스터를 포함하고, 상기 모스 트랜지스터의 드레인은 전원 전압과 연결된 외부 전류원(Iop)과 연결되어 있고, 상기 모스 트랜지스터의 드레인과 상기 제 3 바이폴라 트랜지스터의 베이스 사이에 제 4 연산 증폭기가 연결되어, 상기 바이폴라 트랜지스터의 베이스 전압을 생성하는 것을 특징으로 하는 온도 보상 지수 함수 발생기 회로
|
| 8 |
8
제 1 항에 있어서, 상기 온도 보상부는,상기 외부 이득 조정 전압 조절부의 온도 변화에 따른 컬렉터 전류 신호의 변화를 감지하는 제 4 바이폴라 트랜지스터;상기 제 4 바이폴라 트랜지스터의 콜렉터 신호 변화에 따라, 소정의 바이어스를 제공하는 외부 전류원(Itemp); 및상기 제 4 바이폴라 트랜지스터의 콜렉터 전류의 변화 및 상기 외부 전류원(Itemp)에 의해 제공된 바이어스에 의해 상기 조정 전압 조절부의 출력 신호를 조절하기 위한 제어 신호를 출력하는 제 5 연산 증폭기를 포함하는 것을 특징으로 하는 온도 보상 지수 함수 발생기 회로
|
| 9 |
9
제 8 항에 있어서, 상기 온도 보상부는, 접지 전압(혹은 전원 전압) 및 기준 전압의 입력되는 제 6 연산 증폭부; 및 상기 제 6 연산 증폭부의 출력 신호를 상기 제 4 바이폴라 트랜지스터에 전달하는 모스 트랜지스터를 더 포함하고, 상기 제 6 연산 증폭부의 (-) 입력에 제 3 저항이 연결되고, (-) 입력 및 출력 사이에 가변 저항인 제 4 저항이 더 연결되며, 상기 제 5 연산 증폭기의 출력 신호는 상기 제 2 및 제 4 저항의 저항치를 가변시켜, 제 1 및 제 6 연산 증폭부의 이득을 조절하는 것을 특징으로 하는 온도 보상 지수 함수 발생기 회로
|
| 10 |
10
제 7 항 또는 제 8 항에 있어서, 상기 제 1 내지 제 4 바이폴라 트랜지스터는 그것의 콜렉터가 각각 공통 접속되어 접지단과 연결되고, 베이스에 동일한 신호가 인가되는 것을 특징으로 하는 온도 보상 지수 함수 발생기 회로
|
| 11 |
10
제 7 항 또는 제 8 항에 있어서, 상기 제 1 내지 제 4 바이폴라 트랜지스터는 그것의 콜렉터가 각각 공통 접속되어 접지단과 연결되고, 베이스에 동일한 신호가 인가되는 것을 특징으로 하는 온도 보상 지수 함수 발생기 회로
|
