요약 | FHT(fast hadamard transform)와 FFT(fast fourier transform)를 모두 수행할 수 있는 장치가 제공된다. 이 장치에서 FHT가 수행되는 경우에 위상 계수가 항상 1로 설정되며, FFT가 수행되는 경우에 입력 데이터는 입력 순서의 비트가 역순으로 변환되어 입력된다. 또한, 이 장치는 복수 개의 입력 데이터 세트를 동시에 수행할 수 있으며, 이에 따라 다중경로 신호가 분리되어 처리되거나 다중 안테나 신호가 직접 처리될 수 있다. FHT, FFT, 수신, 메모리, 지연, 다중 경로, 다중 안테나 |
---|---|
Int. CL | H04L 27/38 (2006.01) |
CPC | |
출원번호/일자 | 1020030098222 (2003.12.27) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0577005-0000 (2006.04.28) |
공개번호/일자 | 10-2005-0067341 (2005.07.01) 문서열기 |
공고번호/일자 | (20060510) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2003.12.27) |
심사청구항수 | 24 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국전자통신연구원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 어익수 | 대한민국 | 대전광역시유성구 |
2 | 백영석 | 대한민국 | 대전광역시유성구 |
3 | 김정범 | 대한민국 | 대전광역시유성구 |
4 | 정희범 | 대한민국 | 대전광역시유성구 |
5 | 김경수 | 대한민국 | 대전광역시서구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 유미특허법인 | 대한민국 | 서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국전자통신연구원 | 대한민국 | 대전광역시 유성구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 Patent Application |
2003.12.27 | 수리 (Accepted) | 1-1-2003-0500524-03 |
2 | 의견제출통지서 Notification of reason for refusal |
2005.11.08 | 발송처리완료 (Completion of Transmission) | 9-5-2005-0569008-10 |
3 | 명세서등보정서 Amendment to Description, etc. |
2005.12.28 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2005-0770938-70 |
4 | 의견서 Written Opinion |
2005.12.28 | 수리 (Accepted) | 1-1-2005-0770937-24 |
5 | 등록결정서 Decision to grant |
2006.04.26 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0237901-60 |
6 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2009.08.04 | 수리 (Accepted) | 4-1-2009-5150899-36 |
7 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
번호 | 청구항 |
---|---|
1 |
1 FHT(fast hadamard transform) 및 FFT(fast fourier transform)를 선택적으로 수행하며 적어도 하나의 메모리를 포함하는 장치에 있어서, 상기 메모리의 최종 출력과 입력 데이터를 감산하는 감산기, 상기 감산기의 출력에 위상 계수를 곱하는 곱셈기, 상기 곱셈기의 출력과 상기 입력 데이터를 선택적으로 출력하여 상기 메모리에 저장하는 제1 다중화기, 상기 메모리의 최종 출력과 상기 입력 데이터를 가산하는 가산기, 그리고 상기 가산기의 출력과 상기 메모리의 최종 출력을 선택적으로 출력하는 제2 다중화기를 포함하며, 상기 FHT를 수행하는 경우에 상기 위상 계수는 1로 설정되는 FHT 및 FFT의 선택적 수행 장치 |
2 |
2 제1항에 있어서, 상기 FFT를 수행하는 경우에, 원 입력 데이터의 입력 순서에서 입력 순서를 비트의 역순으로 변환하여 상기 입력 데이터를 출력하는 입력 버퍼를 더 포함하는 FHT 및 FFT의 선택적 수행 장치 |
3 |
3 제2항에 있어서, 상기 FFT를 수행하는 경우에, 상기 출력 데이터에서 출력 순서를 비트의 역순으로 변환하여 출력하는 출력 버퍼를 더 포함하는 FHT 및 FFT의 선택적 수행 장치 |
4 |
4 제2항 또는 제3항에 있어서, 2N차 변환 중 2n(n은 1이상 N이하의 정수)차 변환이 수행되는 경우에, 상기 적어도 하나의 메모리는 2n-1개의 상기 제1 다중화기의 출력을 순차적으로 저장하며 저장된 데이터를 순차적으로 출력하는 FHT 및 FFT의 선택적 수행 장치 |
5 |
5 제2항 또는 제3항에 있어서, 2N차 변환 중 2n(n은 1이상 N이하의 정수)차 변환이 수행되며 k(k는 1이상의 정수)개 세트의 입력 데이터가 동시에 처리되는 경우에, 상기 적어도 하나의 메모리는 2n-1·k개의 상기 제1 다중화기의 출력을 순차적으로 저장하며 저장된 데이터를 순차적으로 출력하는 FHT 및 FFT의 선택적 수행 장치 |
6 |
6 제5항에 있어서, 상기 동시에 처리될 입력 데이터 세트 내에서 각 입력 데이터는 순차적으로 입력되어 상기 메모리에 순차적으로 저장되는 FHT 및 FFT의 선택적 수행 장치 |
7 |
7 제5항에 있어서, 제1 선택 신호에 응답하여 상기 제1 다중화기는 상기 입력 데이터를 출력하고 상기 제2 다중화기는 상기 메모리의 최종 출력을 출력하며, 제2 선택 신호에 응답하여 상기 제1 다중화기는 상기 곱셈기의 출력을 출력하고 상기 제2 다중화기는 상기 가산기의 출력을 출력하며, 상기 제1 선택 신호와 상기 제2 선택 신호는 상기 2n-1개의 입력 데이터의 k개 세트 입력에 동기하여 전환되는 FHT 및 FFT의 선택적 수행 장치 |
8 |
8 제1항에 있어서, 상기 FFT를 수행하는 경우에 상기 입력 데이터는 원 입력 데이터와 입력 순서가 동일한 FHT 및 FFT의 선택적 수행 장치 |
9 |
9 제8항에 있어서, 2N차 변환 중 2n(n은 1이상 N이하의 정수)차 변환이 수행되는 경우에, 상기 적어도 하나의 메모리는 2N-n개의 상기 제1 다중화기의 출력을 순차적으로 저장하며 저장된 데이터를 순차적으로 출력하는 FHT 및 FFT의 선택적 수행 장치 |
10 |
10 제8항에 있어서, 2N차 변환 중 2n(n은 1이상 N이하의 정수)차 변환이 수행되며 k(k는 1이상의 정수)개 세트의 입력 데이터가 동시에 처리되는 경우에, 상기 적어도 하나의 메모리는 2N-n·k개의 상기 제1 다중화기의 출력을 순차적으로 저장하며 저장된 데이터를 순차적으로 출력하는 FHT 및 FFT의 선택적 수행 장치 |
11 |
11 제10항에 있어서, 상기 동시에 처리될 입력 데이터 세트 내에서 각 입력 데이터는 순차적으로 입력되어 상기 메모리에 순차적으로 저장되는 FHT 및 FFT의 선택적 수행 장치 |
12 |
12 제10항에 있어서, 제1 선택 신호에 응답하여 상기 제1 다중화기는 상기 입력 데이터를 출력하고 상기 제2 다중화기는 상기 메모리의 최종 출력을 출력하며, 제2 선택 신호에 응답하여 상기 제1 다중화기는 상기 곱셈기의 출력을 출력하고 상기 제2 다중화기는 상기 가산기의 출력을 출력하며, 상기 제1 선택 신호와 상기 제2 선택 신호는 상기 2n-1개의 입력 데이터의 k개 세트 입력에 동기하여 전환되는 FHT 및 FFT의 선택적 수행 장치 |
13 |
13 제8항 내지 제12항 중 어느 한 항에 있어서, 상기 출력 데이터에서 출력 순서를 비트의 역순으로 변환하여 출력하는 출력 버퍼를 더 포함하는 FHT 및 FFT의 선택적 수행 장치 |
14 |
14 입력 데이터를 수신하여 FHT(fast hadamard transform) 및 FFT(fast fourier transform)를 선택적으로 수행한 출력 데이터를 출력하는 장치에 있어서, 입력 데이터와 상기 입력 데이터가 제1 기간만큼 지연된 데이터를 제1 위상 계수에 따라 FHT(fast hadamard transform) 및 FFT(fast fourier transform) 중 어느 하나의 처리를 하는 제1 변환 처리부, 상기 제1 변환 처리부의 출력과 상기 제1 변환 처리부의 출력이 제2 기간만큼 지연된 데이터를 제2 위상 계수에 따라 FHT 및 FFT 중 어느 하나의 처리를 하여 출력하는 제2 변환 처리부, 그리고 상기 입력 데이터를 수신하여 출력하는 버퍼를 포함하며, 상기 제1 및 제2 위상 계수가 항상 1인 경우에 상기 제1 및 제2 변환 처리부는 상기 FHT 변환 처리를 하며, 상기 제1 및 제2 변환 처리부가 상기 FFT 변환 처리를 하는 경우에, 상기 버퍼는 상기 입력 데이터의 입력 순서에서 입력 순서를 비트의 역순으로 변환하여 상기 제1 변환 처리부로 출력하는 FHT 및 FFT의 선택적 수행 장치 |
15 |
15 제14항에 있어서, 상기 제2 기간은 상기 제1 기간의 2배인 FHT 및 FFT의 선택적 수행 장치 |
16 |
16 입력 데이터를 수신하여 FHT(fast hadamard transform) 및 FFT(fast fourier transform)를 선택적으로 수행한 출력 데이터를 출력하는 장치에 있어서, 입력 데이터와 상기 입력 데이터가 제1 기간만큼 지연된 데이터를 제1 위상 계수에 따라 FHT(fast hadamard transform) 및 FFT(fast fourier transform) 중 어느 하나의 처리를 하는 제1 변환 처리부, 그리고 상기 제1 변환 처리부의 출력과 상기 제1 변환 처리부의 출력이 제2 기간만큼 지연된 데이터를 제2 위상 계수에 따라 FHT 및 FFT 중 어느 하나의 처리를 하여 출력하는 제2 변환 처리부를 포함하며, 상기 제1 및 제2 위상 계수가 항상 1인 경우에 상기 제1 및 제2 변환 처리부는 상기 FHT 처리를 하며, 상기 FFT 및 FHT 처리에 의해 상기 출력 데이터는 출력 순서가 비트의 역순으로 변환되어 출력되는 FHT 및 FFT의 선택적 수행 장치 |
17 |
17 제16항에 있어서, 상기 제1 기간은 상기 제2 기간의 2배인 FHT 및 FFT의 선택적 수행 장치 |
18 |
18 제14항 내지 제17항 중 어느 한 항에 있어서, 상기 제1 변환 처리부는 입력되는 데이터를 상기 제1 기간만큼 지연하여 출력하는 제1 지연기, 상기 입력 데이터와 상기 제1 지연기에서 지연된 데이터를 처리하여 상기 제1 지연기로 출력하는 제1 처리기, 그리고 상기 입력 데이터와 상기 제1 지연기에서 지연된 데이터를 처리하여 상기 제2 변환 처리부로 출력하는 제2 처리기를 포함하며, 상기 제2 변환 처리부는 입력되는 데이터를 상기 제2 기간만큼 지연하여 출력하는 제2 지연기, 상기 제1 변환 처리부의 출력 데이터와 상기 제2 지연기에서 지연된 데이터를 처리하여 상기 제2 지연기로 출력하는 제3 처리기, 그리고 상기 제1 변환 처리부의 출력 데이터와 상기 제2 지연기에서 지연된 데이터를 처리하여 출력하는 제4 처리기를 포함하는 FHT 및 FFT의 선택적 수행 장치 |
19 |
19 제18항에 있어서, 상기 제1 처리기는 상기 제1 지연기의 출력과 상기 입력 데이터를 감산하는 제1 감산기, 상기 제1 감산기의 출력에 상기 제1 위상 계수를 곱하는 제1 곱셈기, 그리고 상기 제1 곱셈기의 출력과 상기 입력 데이터를 선택적으로 출력하여 상기 제1 지연기로 전달하는 제1 다중화기를 포함하며, 상기 제2 처리기는 상기 제1 지연기의 출력과 상기 입력 데이터를 가산하는 제1 가산기, 그리고 상기 제1 가산기의 출력과 상기 제1 지연기의 출력을 선택적으로 출력하는 제2 다중화기를 포함하며, 상기 제3 처리기는 상기 제2 지연기의 출력과 상기 제1 변환 처리부의 출력 데이터를 감산하는 제2 감산기, 상기 제2 감산기의 출력에 상기 제2 위상 계수를 곱하는 제2 곱셈기, 그리고 상기 제2 곱셈기의 출력과 상기 제1 변환 처리부의 출력 데이터를 선택적으로 출력하여 상기 제2 지연기로 전달하는 제2 다중화기를 포함하며, 상기 제4 처리기는 상기 제2 지연기의 출력과 상기 제1 변환 처리부의 출력 데이터를 가산하는 제2 가산기, 그리고 상기 제2 가산기의 출력과 상기 제2 지연기의 출력을 선택적으로 출력하는 제4 다중화기를 포함하는 FHT 및 FFT의 선택적 수행 장치 |
20 |
20 제14항 내지 제17항 중 어느 한 항에 있어서, 상기 제2 변환 처리부의 출력과 상기 제2 변환 처리부의 출력이 제3 기간만큼 지연된 데이터를 제3 위상 계수에 따라 FHT 및 FFT 중 어느 하나의 처리를 하여 출력하는 제3 변환 처리부를 더 포함하며, 상기 제3 위상 계수가 항상 1인 경우에 상기 제3 변환 처리부는 상기 FHT 변환 처리를 하는 FHT 및 FFT의 선택적 수행 장치 |
21 |
21 입력 데이터를 수신하는 단계, 지연 처리된 데이터로부터 상기 입력 데이터를 감산하는 단계, 상기 감산된 데이터에 위상 계수를 곱하는 단계, 상기 입력 데이터와 상기 곱셈된 데이터 중 하나를 선택하는 단계, 미리 결정된 기간 동안 상기 선택된 데이터를 일정 기간만큼 지연하여 상기 지연 처리된 데이터를 제공하는 단계, 상기 지연 처리된 데이터와 상기 입력 데이터를 가산하는 단계, 그리고 상기 지연 처리된 데이터와 상기 가산된 데이터 중 하나를 선택하여 출력 데이터로서 출력하는 단계를 포함하며, FHT(fast hadamard transform)가 수행되는 경우에는 상기 위상 계수가 항상 1로 설정되며, FFT(fast fourier transform)이 수행되는 경우에는 상기 위상 계수는 FFT의 변환 차수에 따른 계수로 설정되는 FHT 및 FFT의 선택적 수행 방법 |
22 |
22 제21항에 있어서, 2N차 변환 중 2n(n은 1이상 N이하의 정수)차 변환이 수행되며 k(k는 1이상의 정수)개 세트의 입력 데이터가 동시에 처리되는 경우에, 상기 지연되는 길이는 상기 2n-1개의 입력 데이터의 k개 세트에 대응하는 길인 FHT 및 FFT의 선택적 수행 방법 |
23 |
23 제22항에 있어서, 상기 FFT가 수행되는 경우에, 상기 입력 데이터의 순서를 비트의 역순으로 변환하는 단계를 더 포함하는 FHT 및 FFT의 선택적 수행 방법 |
24 |
24 제21항에 있어서, 2N차 변환 중 2n(n은 1이상 N이하의 정수)차 변환이 수행되며 k(k는 1이상의 정수)개 세트의 입력 데이터가 동시에 처리되는 경우에, 상기 지연되는 길이는 상기 2N-n개의 입력 데이터의 k개 세트에 대응하는 길인 FHT 및 FFT의 선택적 수행 방법 |
25 |
24 제21항에 있어서, 2N차 변환 중 2n(n은 1이상 N이하의 정수)차 변환이 수행되며 k(k는 1이상의 정수)개 세트의 입력 데이터가 동시에 처리되는 경우에, 상기 지연되는 길이는 상기 2N-n개의 입력 데이터의 k개 세트에 대응하는 길인 FHT 및 FFT의 선택적 수행 방법 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US07428563 | US | 미국 | FAMILY |
2 | US20050144209 | US | 미국 | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US2005144209 | US | 미국 | DOCDBFAMILY |
2 | US7428563 | US | 미국 | DOCDBFAMILY |
국가 R&D 정보가 없습니다. |
---|
특허 등록번호 | 10-0577005-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20031227 출원 번호 : 1020030098222 공고 연월일 : 20060510 공고 번호 : 특허결정(심결)연월일 : 20060426 청구범위의 항수 : 20 유별 : H04L 27/38 발명의 명칭 : 고속 하다마드 변환 및 고속 푸리에 변환의 선택적 수행장치 및 방법 존속기간(예정)만료일 : 20120429 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국전자통신연구원 대전광역시 유성구... |
제 1 - 3 년분 | 금 액 | 688,500 원 | 2006년 05월 02일 | 납입 |
제 4 년분 | 금 액 | 568,000 원 | 2009년 04월 02일 | 납입 |
제 5 년분 | 금 액 | 568,000 원 | 2010년 04월 01일 | 납입 |
제 6 년분 | 금 액 | 480,000 원 | 2011년 04월 11일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 | 2003.12.27 | 수리 (Accepted) | 1-1-2003-0500524-03 |
2 | 의견제출통지서 | 2005.11.08 | 발송처리완료 (Completion of Transmission) | 9-5-2005-0569008-10 |
3 | 명세서등보정서 | 2005.12.28 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2005-0770938-70 |
4 | 의견서 | 2005.12.28 | 수리 (Accepted) | 1-1-2005-0770937-24 |
5 | 등록결정서 | 2006.04.26 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0237901-60 |
6 | 출원인정보변경(경정)신고서 | 2009.08.04 | 수리 (Accepted) | 4-1-2009-5150899-36 |
7 | 출원인정보변경(경정)신고서 | 2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
기술정보가 없습니다 |
---|
과제고유번호 | 1440000470 |
---|---|
세부과제번호 | iitaA1-03-0044-00 |
연구과제명 | 차세대통합휴대단말기술 |
성과구분 | 등록 |
부처명 | 지식경제부 |
연구관리전문기관명 | 지식경제부 |
연구주관기관명 | 한국전자통신연구원 |
성과제출연도 | 2003 |
연구기간 | 200302~200601 |
기여율 | 1 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
[1020040091565] | 초광대역 통신을 위한 패킷 구조 및 이를 채용한송수신장치 및 방법 | 새창보기 |
---|---|---|
[1020040089721] | 초광대역 송수신을 위한 펄스신호 발생기 및 이를포함하는 송수신장치 | 새창보기 |
[1020040057197] | 카메라 문서영상의 기하학적 왜곡 보정방법 | 새창보기 |
[1020040011197] | 파이프라인 폴딩 구조의 아날로그-디지털 변환기 | 새창보기 |
[1020030098222] | 고속 하다마드 변환 및 고속 푸리에 변환의 선택적 수행장치 및 방법 | 새창보기 |
[1020030097263] | 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법 | 새창보기 |
[1020030097262] | 직접 변환 RF 프론트-앤드 송수신기 및 그 구성요소들 | 새창보기 |
[1020030097244] | 온도 보상이 가능한 CMOS지수함수 발생기 회로 | 새창보기 |
[1020030097148] | 수정된 비터비 알고리즘과 빔폭 및 지속시간을 이용한핵심어 검출기 | 새창보기 |
[1020030097052] | 이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작 방법 | 새창보기 |
[1020030097051] | SOI 기판 위에 구현된 NMOS 소자, PMOS 소자및 SiGe BiCMOS 소자 및 그 제조 방법 | 새창보기 |
[1020030096029] | 전류궤환형 전압제어발진기 | 새창보기 |
[1020030095399] | 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로 | 새창보기 |
[1020030095398] | 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로 | 새창보기 |
[1020030095253] | 기업간 협업 프로세스 관리 시스템 | 새창보기 |
[1020030095037] | 뇌파의 감마파 미세 변화를 이용한 긍/부정 의사 인식방법 및 장치 | 새창보기 |
[1020030094826] | 이동통신 시스템의 프레임 구성 장치 및 프레임 구성 방법 | 새창보기 |
[1020030094021] | 유무선 네트워크 환경에서 복합 서비스 자동인식/수행시스템 및 그 방법 | 새창보기 |
[1020030093890] | 초음파 센서를 이용한 공간 포인팅 장치 및 그 방법 | 새창보기 |
[1020030093380] | 블루투스를 이용한 리모콘명령 생성 시스템, 리모콘명령처리 시스템 및 리모콘명령 처리 방법 | 새창보기 |
[1020030093133] | 계산량을 줄이는 간소화된 승산기로 구현한V-BLAST 장치 및 그 방법 | 새창보기 |
[1020030092029] | 디지털 방송 시스템을 이용한 위치기반 데이터 전송 장치및 그 방법 | 새창보기 |
[1020030089733] | 위치 측정을 위한 기지국 장치 및 단말기, 그 위치 측정방법 | 새창보기 |
[1020030089375] | 대역 가변이 가능한 저잡음 증폭기 | 새창보기 |
[1020030085225] | 컬러 필터 어레이에서 손실된 컬러값 복원 방법 및 장치 | 새창보기 |
[1020030083359] | 파라메트릭 광증폭기를 위한 분산천이 광섬유 | 새창보기 |
[1020030082032] | SOI 기판 위에 구현된 SiGe BiCMOS 소자 및그 제조 방법 | 새창보기 |
[1020030074126] | 시각과 청각을 통한 동시 정보 전달과 음성 인터페이스를제공하는 웹 컨텐츠로의 자동 변환 방법 및 장치 | 새창보기 |
[1020030073933] | 전자파 해석부에 링크된 유전자 알고리즘부를 이용한다중대역 안테나 설계 방법 | 새창보기 |
[1020030069896] | 영상 시스템의 비네팅 효과를 보상하기 위한 방법 및 이를이용한 영상 장치 | 새창보기 |
[KST2017014161][한국전자통신연구원] | 데이터 송수신을 위한 동기 제어 방법 및 데이터 송수신 동기를 위한 스테이션(SYNCRONIZATION CONTROL METHOD FOR DATA TRANSMISSION/RECEIPT AND STATION FOR DATA TRANSMISSION/RECEIPT SYNCRONIZATION) | 새창보기 |
---|---|---|
[KST2015077187][한국전자통신연구원] | 보간 필터를 사용한 타이밍 복원장치 및 방법 | 새창보기 |
[KST2015082076][한국전자통신연구원] | OFDM 시스템에서의 프리엠블 패킷 검출 장치 및 그방법 | 새창보기 |
[KST2015089965][한국전자통신연구원] | 채널 부호화를 이용하는 다중입력 다중출력 시스템을 위한 신호 검파 장치 및 그 방법 | 새창보기 |
[KST2015094200][한국전자통신연구원] | 디지털 복조 방법 및 그 시스템 | 새창보기 |
[KST2019009467][한국전자통신연구원] | 데이터 송수신을 위한 동기 제어 방법 및 데이터 송수신 동기를 위한 스테이션 | 새창보기 |
[KST2015082079][한국전자통신연구원] | 직교 주파수 분할 다중 접속 통신시스템의 복조장치 및 그방법 | 새창보기 |
[KST2017016520][한국전자통신연구원] | QAM 성상도에 기반한 신호 송수신 방법 및 장치(APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING SIGNAL BASED ON QAM CONSTELLATION) | 새창보기 |
[KST2014045543][한국전자통신연구원] | 디레이트 매칭과 디인터리빙을 처리하는 방법 및 장치 | 새창보기 |
[KST2015083035][한국전자통신연구원] | 계층 변조 신호 수신 장치 및 방법 | 새창보기 |
[KST2015090632][한국전자통신연구원] | 무선통신 시스템에서의 변조방식 분류 장치 및 방법 | 새창보기 |
[KST2015087962][한국전자통신연구원] | 연판정 비트 검출 단일 복조기 | 새창보기 |
[KST2015083391][한국전자통신연구원] | 다중대역 직교 주파수 분할 다중화 시스템의 수신기와그것의 직류 옵셋 추정 및 보상 방법 | 새창보기 |
[KST2016017591][한국전자통신연구원] | 데이터 송수신을 위한 동기 제어 방법 및 데이터 송수신 동기를 위한 스테이션(SYNCRONIZATION CONTROL METHOD FOR DATA TRANSMISSION/RECEIPT AND STATION FOR DATA TRANSMISSION/RECEIPT SYNCRONIZATION) | 새창보기 |
[KST2015083874][한국전자통신연구원] | 초광대역 무선시스템의 수신장치 및 그 수신방법 | 새창보기 |
[KST2023007641][한국전자통신연구원] | 크래머스-크로닉 수신기 기반 테라헤르츠 전송 장치 및 방법 | 새창보기 |
[KST2015081478][한국전자통신연구원] | 소프트 비트 매트릭 발생 장치 및 그 방법과 그를 이용한다치 레벨 QAM 수신시스템 | 새창보기 |
[KST2015094488][한국전자통신연구원] | I/Q 부정합 보상 장치 및 방법 | 새창보기 |
[KST2015083408][한국전자통신연구원] | 비트 대칭 그레이 코드로 변조된 수신 심볼 신호를 비트정보로 분할하는 방법 및 그 장치 | 새창보기 |
[KST2015081660][한국전자통신연구원] | 직교 복조 수신시스템에서의 반송파 위상 복원 및I/Q채널간 위상불일치 보상 장치 및 그 방법 | 새창보기 |
[KST2015094649][한국전자통신연구원] | 디지털 변조 방식을 위한 연판정 비트 검출 복조 방법 | 새창보기 |
[KST2015087791][한국전자통신연구원] | 무선 통신 시스템에서의 채널 추정 방법 및 장치 | 새창보기 |
[KST2015083450][한국전자통신연구원] | 직교주파수 분할 다중화 신호의 패킷 검출 장치 및 그 방법 | 새창보기 |
[KST2019019709][한국전자통신연구원] | 학습 기반 무선 고주파 아날로그 회로의 부정합 보상 방법 및 장치 | 새창보기 |
[KST2023008644][한국전자통신연구원] | IQ 불균형 보상 방법 및 장치 | 새창보기 |
[KST2016019463][한국전자통신연구원] | 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법(Apparatus and method for soft-decision demodulating in Non-square Quadrature Amplitude Modulation) | 새창보기 |
[KST2015099260][한국전자통신연구원] | 디지털 통신 시스템에서의 자동 이득 제어 방법 | 새창보기 |
[KST2018003084][한국전자통신연구원] | 데이터 송수신을 위한 동기 제어 방법 및 데이터 송수신 동기를 위한 스테이션(SYNCRONIZATION CONTROL METHOD FOR DATA TRANSMISSION/RECEIPT AND STATION FOR DATA TRANSMISSION/RECEIPT SYNCRONIZATION) | 새창보기 |
[KST2015082477][한국전자통신연구원] | 하향 변조 방식의 검출 방법, 이에 따른 하향 복조기의제어방법 및 하향 복조기 | 새창보기 |
[KST2018008180][한국전자통신연구원] | 클럭 제어를 이용한 통신 시스템 소모전력 제어장치 및 그 방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|