1 |
1
기판 상에 형성된 활성층; 상기 활성층 상에 형성되고, 그 내부에 전류 주입 경로를 조절할 수 있는 W1의 폭의 개구부를 갖는 전류 주입 경로 조절용 패턴; 상기 전류 주입 조절용 패턴 상에, 상기 W1의 폭의 개구부를 매몰하면서 광모드를 조절할 수 있고 상기 W1보다 큰 W2의 폭을 갖는 리지; 상기 리지 상에 형성된 전극 접촉층 패턴; 상기 리지의 양측벽 및 활성층 상에 형성된 패시베이션층; 및 상기 전극 접촉층 패턴 및 패시베이션층 상에 형성된 전극 금속층을 포함하여 이루어지는 것을 특징으로 하는 리지형 반도체 레이저
|
2 |
2
제1항에 있어서, 상기 기판은 n-기판으로 구성되고, 리지는 p-반도체층으로 구성되고, 상기 전류 주입 경로 조절용 패턴은 n-반도체층으로 구성되는 것을 특징으로 하는 리지형 반도체 레이저
|
3 |
3
제2항에 있어서, 상기 리지는 p-InP층으로 구성되고, 상기 전류 주입 경로 조절용 패턴은 n-InP층으로 구성되고, 상기 활성층은 양자우물(quantum well)구조의 InGaAsP층이나 양자 우물 구조가 아닌 InGaAsP층으로 구성되는 것을 특징으로 하는 리지형 반도체 레이저
|
4 |
4
제3항에 있어서, 상기 리지 하부의 활성층은 p-InGaAsP층으로 구성되고, 그 외의 활성층은 n-InGaAsP층으로 구성되는 것을 특징으로 하는 리지형 반도체 레이저
|
5 |
5
제1항에 있어서, 상기 활성층 상에 p-클래드층이 더 형성되어 있는 것을 특징으로 하는 리지형 반도체 레이저
|
6 |
6
n-기판 상에 활성층을 형성하는 단계; 상기 활성층 상에 식각 중단층을 형성하는 단계; 상기 식각 중단층 상에 n-반도체층을 형성하는 단계; 상기 n-반도체층 및 식각 중단층을 패터닝하여, 그 내부에 W1의 폭의 개구부를 갖는 n-반도체층 패턴 및 식각 중단층 패턴을 형성하는 단계; 상기 개구부를 매몰하면서 상기 n-반도체층 패턴 상에 p-반도체층을 형성하는 단계; 상기 p-반도체층 상에 전극 접촉층을 형성하는 단계; 상기 전극 접촉층, p-반도체층 및 n-반도체층 패턴을 패터닝하여 각각 전극 접촉층 패턴, 상기 W1보다 큰 W2의 폭을 갖는 리지 및 그 내부에 W1의 폭의 개구부를 갖는 전류 주입 경로 폭 조절용 패턴을 형성하는 단계; 상기 리지의 양측벽 및 식각 중단층 패턴 상에 패시베이션층을 형성하는 단계; 및 상기 전극 접촉층 패턴 및 패시베이션층 상에 전극 금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 리지형 반도체 레이저의 제조방법
|
7 |
7
제6항에 있어서, 상기 리지는 p-InP층으로 형성되고, 상기 전류 주입 경로 조절용 패턴은 n-InP층으로 형성되고, 상기 활성층은 InGaAsP층으로 형성되는 것을 특징으로 하는 리지형 반도체 레이저의 제조방법
|
8 |
8
제6항에 있어서, 상기 리지 하부의 활성층은 p-InGaAsP층으로 형성되고, 그 외의 활성층은 n-InGaAsP층으로 형성되는 것을 특징으로 하는 리지형 반도체 레이저의 제조방법
|
9 |
9
제6항에 있어서, 상기 활성층 상에 p-클래드층을 더 형성하는 것을 특징으로 하는 리지형 반도체 레이저의 제조방법
|
10 |
10
제6항에 있어서, 상기 식각 중단층은 InGaAsP층으로 형성되는 것을 특징으로 하는 리지형 반도체 레이저의 제조방법
|
11 |
10
제6항에 있어서, 상기 식각 중단층은 InGaAsP층으로 형성되는 것을 특징으로 하는 리지형 반도체 레이저의 제조방법
|