1 |
1
기판 상부에 행열 어드레싱을 가능하게 하는 띠형의 행열 신호선들과, 상기 행 신호선과 열 신호선에 의해 정의되는 각 픽셀을 구비하되, 상기 각 픽셀은 전계 에미터와 적어도 상기 행열 신호선과 연결된 2개의 단자와 상기 전계 에미터와 연결된 1개의 단자를 가지고 상기 전계 에미터를 제어하는 제어 소자를 구비하는 캐소드부; 애노드 전극과 상기 애노드 전극과 접속된 형광체를 구비하는 아노드부; 및다수의 관통공을 갖는 금속 메쉬와 상기 금속 메쉬의 전체 면 또는 일부 면에 형성된 유전체막을 구비하는 게이트부를 포함하되,상기 게이트부는 캐소드부와 아노드부 사이에 배치되어 상기 유전체막이 형성된 면이 캐소드부와 대향되고, 상기 전계 에미터에서 방출된 전자는 상기 관통공을 통해서 상기 형광체에 충돌하며, 상기 아노드부, 캐소드부 및 게이트부는 각각 별개로 제조되는 것을 특징으로 하는 전계 방출 디스플레이
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
제 1 항에 있어서, 상기 금속 메쉬의 상기 관통공은 1개 이상의 경사진 내벽을 구비하는 것을 특징으로 하는 전계 방출 디스플레이
|
5 |
5
제 4 항에 있어서, 상기 유전체막은 상기 관통공의 경사진 내벽을 덮는 것을 특징으로 하는 전계 방출 디스플레이
|
6 |
6
제 4 항에 있어서, 상기 금속 메쉬의 내벽은 2개 이상의 경사각을 구비하여 돌출부를 포함하는 것을 특징으로 하는 전계 방출 디스플레이
|
7 |
7
제 1 항에 있어서, 상기 게이트부의 상기 금속 메쉬는 알루미늄, 철, 구리 또는 니켈의 금속판, 또는 스테인레스 스틸, 인바(invar) 또는 코바(kovar)를 포함하는 합금판인 것을 특징으로 하는 전계 방출 디스플레이
|
8 |
8
제 1 항에 있어서, 상기 캐소드부의 상기 관통공은 단일 픽셀당 다수개로 구성된 것을 특징으로 하는 전계 방출 디스플레이
|
9 |
9
제 1 항에 있어서, 상기 금속메쉬의 관통공은 캐소드부 쪽의 구멍 크기가 아노드부 쪽의 구멍 크기 보다 더 큰 것을 특징으로 하는 전계 방출 디스플레이
|
10 |
10
제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 아노드부와 상기 게이트부 사이에 스페이서가 더 포함되는 것을 특징으로 하는 전계 방출 디스플레이
|
11 |
11
제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 전계 에미터는 다이아몬드, 다이아몬드 카본, 탄소 나노튜브 또는 탄소 나노파이버로 이루어진 박막 또는 후막으로 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|
12 |
12
제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 제어 소자는 박막 트랜지스터 또는 금속-산화물-반도체 전계 효과 트랜지스터인 것을 특징으로 하는 전계 방출 디스플레이
|
13 |
13
제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 금속메쉬에는 DC 전압을 인가하여 상기 캐소드부의 상기 전계 에미터로부터 전자 방출을 유도하고, 상기 아노드부의 상기 아노드 전극에 DC 전압을 인가하여 방출된 전자를 고에너지로 가속시키며, 스캔 및 데이터 신호를 상기 캐소드 부의 각 픽셀에 있는 상기 제어 소자에 어드레싱하여 상기 전계 에미터의 제어 소자는 전계 에미터의 전자 방출을 제어하여 화상을 표현하는 것을 특징으로 하는 전계 방출 디스플레이
|
14 |
14
제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 전계방출 디스플레이의 화상의 계조 표현은 상기 제어 소자의 제어를 통해 상기 전계 에미터에 인가되는 데이터 신호 전압의 펄스 진폭 및/또는 펄스 폭(지속시간)을 변화시켜 확보하는 것을 특징으로 하는 전계 방출 디스플레이
|
15 |
15
제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 전계 에미터에 인가되는 데이터 신호의 전압은 0 내지 50V의 펄스인 것을 인 것을 특징으로 하는 전계 방출 디스플레이
|
16 |
16
제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 제어소자는 박막트랜지스터로서, 상기 캐소드부 상에 금속으로 이루어진 게이트; 상기 게이트를 포함한 캐소드부 상에 형성된 게이트 절연막; 상기 게이트 및 게이트 절연막의 일부 위에 반도체 박막으로 이루어진 활성층; 상기 활성층의 양끝 영역에 형성된 소스 및 드레인; 상기 소스 및 드레인을 전극과 접속하기 위한 컨택홀을 가지는 층간절연층을 포함하여 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|
17 |
17
제 16 항에 있어서, 상기 박막 트랜지스터의 활성층이 비정질 실리콘 또는 폴리실리콘층으로 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|
18 |
17
제 16 항에 있어서, 상기 박막 트랜지스터의 활성층이 비정질 실리콘 또는 폴리실리콘층으로 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|