| 1 |
1
주파수 락 검출기에 있어서, 외부로부터 기준 클럭 신호를 입력받아 기준 클럭 신호의 클럭 개수를 카운트하기 위한 카운터; 상기 외부로부터 입력받은 기준 클럭 신호와, 상기 기준 클럭 신호와 서로 위상이 동기되지 않은 복원된 클럭 신호의 클럭 개수 차이를 검출하기 위한 클럭 개수 차이 검출부; 및 상기 카운터와 상기 클럭 개수 차이 검출부의 결과값을 이용하여 주파수 락을 판별하기 위한 락 판별부 를 포함하는 주파수 락 검출기
|
| 2 |
2
제 1 항에 있어서,상기 락 판별부는,상기 카운터로부터 결과값(m)을 입력받고 상기 클럭 개수 차이 검출부로부터 결과값(d)를 입력받아, 상기 카운터로부터 출력되는 결과값(m)이 기 정해진 카운트 횟수(N : 원하는 주파수 정확도에 따라 기 정해진 카운트 횟수)가 되었거나 상기 기 정해진 카운트 횟수(N)가 되기 전에 기준 클럭 신호와 복원된 클럭 신호의 클럭 개수의 차이(d)가 원하는 주파수 정확도에 해당하는 클럭 개수의 차이(K) 이상인 경우에 리셋(reset) 신호를 발생하여 상기 카운터와 상기 클럭 개수 차이 검출부로 출력하고, 상기 카운터로부터 출력되는 결과값(m)이 상기 기 정해진 카운트 횟수(N)가 되었을 때 상기 기준 클럭 신호와 복원된 클럭 신호의 클럭 개수 차이(d)를 상기 원하는 주파수 정확도에 해당하는 클럭 개수의 차이(K)와 비교하여, 기준 클럭 신호와 복원된 클럭 신호의 주파수가 원하는 주파수 정확도내에 있는지를 판별하여 락 신호(LOCK)를 출력하되,상기 원하는 주파수 정확도에 해당하는 클럭 개수의 차이(K)를 상기 원하는 주파수 정확도와 상기 카운트 횟수(N)를 이용하여 정의하면 다음의 (수학식)과 같은 관계를 가지는 것을 특징으로 하는 주파수 락 검출기
|
| 3 |
3
제 1 항 또는 제 2 항에 있어서,상기 클럭 개수 차이 검출부는,상기 외부로부터 입력받은 기준 클럭 신호에 대해서는 1 증가시키고 상기 복원된 클럭 신호에 대해서는 1 감소시켜서 상기 기준 클럭 신호와 복원된 클럭 신호의 클럭 개수 차이를 검출하여 그 결과값(d)을 상기 락 판별부로 출력하고, 상기 락 판별부에서 발생되는 리셋(reset) 신호에 따라 리셋되는 것을 특징으로 하는 주파수 락 검출기
|
| 4 |
4
제 1 항 또는 제 2 항에 있어서,상기 클럭 개수 차이 검출부는,상기 외부로부터의 기준 클럭 신호를 업 단자로 입력받고 상기 복원된 클럭 신호를 다운 단자로 입력받아 0부터 ±K(K는 소정의 자연수)까지 카운트하기 위한 하나의 K 업/다운 카운터(Up/Down Counter)를 포함하는 것을 특징으로 하는 주파수 락 검출기
|
| 5 |
5
제 1 항 또는 제 2 항에 있어서,상기 클럭 개수 차이 검출부는,상기 외부로부터 입력되는 기준 클럭 신호를 K(K는 소정의 자연수)부터 2K까지 카운트한 후 다시 1부터 카운트하여 그 결과값(a)을 출력하기 위한 제1 2K 카운터;상기 복원된 클럭 신호를 1부터 2K까지 카운트하여 그 결과값(b)을 출력하기 위한 제2 2K 카운터; 및상기 제1 2k 카운터 및 상기 제2 2k 카운터의 결과값(a, b)의 차이를 검출하여 상기 락 판별부로 출력하기 위한 로직부를 포함하는 주파수 락 검출기
|
| 6 |
6
제 1 항 또는 제 2 항에 있어서, 상기 클럭 개수 차이 검출부는, 원형 쉬프트 레지스터(Circular Shift Register)를 이용하여 기준 클럭과 복원된 클럭의 클럭 개수의 차이를 검출하는 것을 특징으로 하는 주파수 락 검출기
|
| 7 |
7
제 6 항에 있어서,상기 클럭 개수 차이 검출부는,2K개의 셋/리셋 플립플롭(SR FlipFlop), 4K개의 논리곱 게이트(AND gate), 및 로직부를 구비하여 원형의 쉬프트 레지스터(Circular Shift Register)와 같은 형태로 구현된 것을 특징으로 하는 주파수 락 검출기
|
| 8 |
8
제 7 항에 있어서,상기 클럭 개수 차이 검출부는,상기 락 판별부로부터 리셋 신호(reset)를 전달받아 상기 2K개의 셋/리셋 플립플롭 중에서 K개의 셋/리셋 플립플롭을 1로 초기화하고 나머지 K개의 셋/리셋 플립플롭을 0으로 초기화하며, 상기 기준 클럭 신호의 상승 엣지(rising edge)에 동기화하여 1의 개수를 오른쪽으로 하나 늘리고 상기 복원된 클럭 신호의 상승 엣지(rising edge)에 동기화하여 0의 개수를 오른쪽으로 하나 늘리며, 상기 로직부가 와 같이 동작하여 상기 기준 클럭 신호와 복원된 클럭 신호의 클럭 개수 차이가 K일 경우에는 결과값(d)으로 1을 출력하고 K보다 작을 경우에는 결과값(d)으로 0을 출력하는 것을 특징으로 하는 주파수 락 검출기
|
| 9 |
8
제 7 항에 있어서,상기 클럭 개수 차이 검출부는,상기 락 판별부로부터 리셋 신호(reset)를 전달받아 상기 2K개의 셋/리셋 플립플롭 중에서 K개의 셋/리셋 플립플롭을 1로 초기화하고 나머지 K개의 셋/리셋 플립플롭을 0으로 초기화하며, 상기 기준 클럭 신호의 상승 엣지(rising edge)에 동기화하여 1의 개수를 오른쪽으로 하나 늘리고 상기 복원된 클럭 신호의 상승 엣지(rising edge)에 동기화하여 0의 개수를 오른쪽으로 하나 늘리며, 상기 로직부가 와 같이 동작하여 상기 기준 클럭 신호와 복원된 클럭 신호의 클럭 개수 차이가 K일 경우에는 결과값(d)으로 1을 출력하고 K보다 작을 경우에는 결과값(d)으로 0을 출력하는 것을 특징으로 하는 주파수 락 검출기
|
