| 1 |
1
입력되는 디지털 신호를 상관 검출 연산하여 상관검출 결과값을 출력하는 상관 검출기; 및 상기 상관 검출기로부터 출력되는 상관검출 결과값을 입력받아 프리앰블 전송구간 동안 초기 심볼 동기 및 프레임 동기를 맞춘 후 버퍼내에 저장되는 값인 결합 부호값과 상기 결합 부호값이 변화되는 경우의 변화 위치를 나타내는 값인 동기 위치값을 레지스터에 저장하는 초기 동기화기를 포함하는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치
|
| 2 |
2
제 1 항에 있어서, 상기 상관 검출기는, 상기 입력되는 복소수 입력값을 입력받아 저장하는 버퍼와, 상기 버퍼로부터 출력되는 복소수 입력값의 분배값을 이용하여 3진 코드와 상관 검출 연산을 수행하여 상관검출 결과값을 출력하는 상관검출 연산기로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치
|
| 3 |
3
제 2 항에 있어서, 상기 상관검출 연산기는, 상기 버퍼로부터 출력되는 복소수 입력값의 분배값에서 실수부측 입력값을 입력받는 실수부측 상관검출 연산기와, 상기 버퍼로부터 출력되는 복소수 입력값의 분배값에서 허수부측 입력값을 입력받는 허수부측 상관검출 연산기로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치
|
| 4 |
4
제 3 항에 있어서, 상기 실수부측 상관검출 연산기는, 상기 실수부측 입력값이 입력되면 입력된 값을 이용하여 상기 3진 코드와 곱셈 연산하는 곱셈기와, 상기 곱셈기로부터 연산되어 출력되는 값을 합산하여 실수부측 상관검출 결과값을 출력하는 합산기로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치
|
| 5 |
5
제 3 항에 있어서, 상기 허수부측 상관검출 연산기는, 상기 허수부측 입력값이 입력되면 입력된 값을 이용하여 상기 3진 코드와 곱셈 연산하는 곱셈기와, 상기 곱셈기로부터 연산되어 출력되는 값을 합산하여 허수부측 상관검출 결과값을 출력하는 합산기로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치
|
| 6 |
6
제 1 항에 있어서, 상기 초기 동기화기는, 상기 상관 검출기로부터 수신되는 신호의 동기 여부를 판단하여 출력하는 동기화 판별기와, 상기 동기화 판별기로부터 출력되는 출력값인 결합 부호값을 입력받아 버퍼에 저장한 후, 상기 버퍼내에 저장된 결합 부호값에 변화가 있을 경우, 상기 결합 부호값이 변화된 위치를 나타내는 값인 동기 위치값을 구하여 동기 위치값과 결합 부호값을 레지스터에 저장하는 결합부호/동기위치 검출기로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치
|
| 7 |
7
제 6 항에 있어서, 상기 동기화 판별기는, 상기 상관 검출기로부터 역확산된 복소수 결과값이 입력되면 다수개의 n 심볼 입력신호를 각각 입력받아 심볼 매치 필터로부터 입력되는 각각의 프리앰블 패턴을 곱셈 연산하는 곱셈기와, 상기 곱셈기로부터 곱셈 연산된 값들을 각각 입력받아 동기 결합을 수행하여 m 쌍의 결합 결과값을 출력하는 동기결합 합산기와, 상기 동기결합 합산기로부터 출력되는 각각의 결과값으로부터 m 개의 에너지값을 계산하는 에너지 계산기와, 상기 에너지 계산기로부터 출력되는 m 개의 에너지값에 대해 비동기 결합을 수행하여 결과값을 출력하는 비동기결합 합산기와, 상기 비동기결합 합산기로부터 출력되는 결과값을 입력받아 임계값과 비교하여 임계값 이하일 경우에는 기설정된 프리앰블 패턴으로 계속 필터 기능을 수행하고, 임계값을 넘을 경우 다음 (n*m+α 여기서, α>0 인 정수) 심볼 구간중 (n*m) 심볼을 프리앰블 패턴으로 재설정하여 필터 기능을 수행하는 비교기와, 상기 비동기결합 합산기를 통해 입력되는 에너지 크기들을 측정하여 p(p ≥1) 등까지의 결과값을 저장하여 동기화 여부를 판별하는 최대값 측정기와, 상기 최대값 측정기로부터 측정된 결과값을 저장하는 최대값 저장부 로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치
|
| 8 |
8
(a) 입력되는 디지털 신호를 상관 검출 연산하여 상관 검출 결과값을 출력하는 단계; (b) 상기 상관 검출 결과값의 연속된 심볼 입력신호에 대해 심볼 매치 필터로부터 입력되는 각각의 프리앰블 패턴을 곱셈 연산하여 곱셈 연산된 값들을 각각 합하는 심볼 동기 결합을 수행하여 결합 결과값을 출력하는 단계; (c) 상기 결합 결과값으로부터 에너지값을 계산하여 계산된 에너지값에 대해 각각 합하는 비동기 결합을 수행하여 판별 결과값을 출력하는 단계; 및 (d) 상기 판별 결과값인 결합 부호값을 버퍼에 저장한 후 상기 버퍼내에 저장된 결합 부호값에 변화가 있는 경우, 상기 결합 부호값이 변화된 위치를 나타내는 값인 상기 동기 위치값을 구하여 동기 위치값과 결합 부호값을 레지스터에 저장하는 단계를 포함하는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 방법
|
| 9 |
9
삭제
|
| 10 |
10
송신기로부터 송신된 신호를 수신기의 무선 주파수 처리단이 기저대역으로 변환한 아날로그 신호를 입력받아 디지털 신호로 변환하는 아날로그/디지털 컨버터; 상기 아날로그/디지털 컨버터로부터 출력되는 디지털 신호를 상관 검출 연산하여 상관검출 결과값을 출력하는 상관 검출기; 및 상기 상관 검출기로부터 출력되는 상관검출 결과값을 입력받아 프리앰블 전송구간 동안 초기 심볼 동기 및 프레임 동기를 맞춘 후 버퍼내에 저장되는 값인 결합 부호값과 상기 결합 부호값이 변화된 위치를 나타내는 값인 동기 위치값을 레지스터에 저장하는 초기 동기화기를 포함하는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치를 이용한 수신기
|
| 11 |
11
제 10 항에 있어서, 상기 상관 검출기는, 상기 아날로그/디지털 컨버터로부터 전달되는 복소수 입력값을 입력받아 저장하는 버퍼와, 상기 버퍼로부터 출력되는 복소수 입력값의 분배값을 이용하여 3진 코드와 상관 검출 연산을 수행하여 상관검출 결과값을 출력하는 상관검출 연산기로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치를 이용한 수신기
|
| 12 |
12
제 11 항에 있어서, 상기 상관검출 연산기는, 상기 버퍼로부터 출력되는 복소수 입력값의 분배값에서 실수부측 입력값을 입력받는 실수부측 상관검출 연산기와, 상기 버퍼로부터 출력되는 복소수 입력값의 분배값에서 허수부측 입력값을 입력받는 허수부측 상관검출 연산기로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치를 이용한 수신기
|
| 13 |
13
제 12 항에 있어서, 상기 실수부측 상관검출 연산기는, 상기 실수부측 입력값이 입력되면 입력된 값을 이용하여 상기 3진 코드와 곱셈 연산하는 곱셈기와, 상기 곱셈기로부터 연산되어 출력되는 값을 합산하여 실수부측 상관검출 결과값을 출력하는 합산기로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치를 이용한 수신기
|
| 14 |
14
제 12 항에 있어서, 상기 허수부측 상관검출 연산기는, 상기 허수부측 입력값이 입력되면 입력된 값을 이용하여 상기 3진 코드와 곱셈 연산하는 곱셈기와, 상기 곱셈기로부터 연산되어 출력되는 값을 합산하여 허수부측 상관검출 결과값을 출력하는 합산기로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치를 이용한 수신기
|
| 15 |
15
제 10 항에 있어서, 상기 초기 동기화기는, 상기 상관 검출기로부터 수신되는 신호의 동기 여부를 판단하여 출력하는 동기화 판별기와, 상기 동기화 판별기로부터 출력되는 출력값을 입력받아 버퍼에 저장한 후 버퍼내의 결합 부호값에 변화가 있을 경우 동기 위치값을 구하여 동기 위치값과 결합 부호값을 레지스터에 저장하는 결합부호/동기위치 검출기로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치를 이용한 수신기
|
| 16 |
16
제 15 항에 있어서, 상기 동기화 판별기는, 상기 상관 검출기로부터 역확산된 복소수 결과값이 입력되면 다수개의 n 심볼 입력신호를 각각 입력받아 심볼 매치 필터로부터 입력되는 각각의 프리앰블 패턴을 곱셈 연산하는 곱셈기와, 상기 곱셈기로부터 곱셈 연산된 값들을 각각 입력받아 동기 결합을 수행하여 m 쌍의 결합 결과값을 출력하는 동기결합 합산기와, 상기 동기결합 합산기로부터 출력되는 각각의 결과값으로부터 m 개의 에너지값을 계산하는 에너지 계산기와, 상기 에너지 계산기로부터 출력되는 m 개의 에너지값에 대해 비동기 결합을 수행하여 결과값을 출력하는 비동기결합 합산기와, 상기 비동기결합 합산기로부터 출력되는 결과값을 입력받아 임계값과 비교하여 임계값 이하일 경우에는 기설정된 프리앰블 패턴으로 계속 필터 기능을 수행하고, 임계값을 넘을 경우 다음 (n*m+α 여기서, α>0 인 정수) 심볼 구간중 (n*m) 심볼을 프리앰블 패턴으로 재설정하여 필터 기능을 수행하는 비교기와, 상기 비동기결합 합산기를 통해 입력되는 에너지 크기들을 측정하여 p(p ≥1) 등까지의 결과값을 저장하여 동기화 여부를 판별하는 최대값 측정기와, 상기 최대값 측정기로부터 측정된 결과값을 저장하는 최대값 저장부로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치를 이용한 수신기
|
| 17 |
16
제 15 항에 있어서, 상기 동기화 판별기는, 상기 상관 검출기로부터 역확산된 복소수 결과값이 입력되면 다수개의 n 심볼 입력신호를 각각 입력받아 심볼 매치 필터로부터 입력되는 각각의 프리앰블 패턴을 곱셈 연산하는 곱셈기와, 상기 곱셈기로부터 곱셈 연산된 값들을 각각 입력받아 동기 결합을 수행하여 m 쌍의 결합 결과값을 출력하는 동기결합 합산기와, 상기 동기결합 합산기로부터 출력되는 각각의 결과값으로부터 m 개의 에너지값을 계산하는 에너지 계산기와, 상기 에너지 계산기로부터 출력되는 m 개의 에너지값에 대해 비동기 결합을 수행하여 결과값을 출력하는 비동기결합 합산기와, 상기 비동기결합 합산기로부터 출력되는 결과값을 입력받아 임계값과 비교하여 임계값 이하일 경우에는 기설정된 프리앰블 패턴으로 계속 필터 기능을 수행하고, 임계값을 넘을 경우 다음 (n*m+α 여기서, α>0 인 정수) 심볼 구간중 (n*m) 심볼을 프리앰블 패턴으로 재설정하여 필터 기능을 수행하는 비교기와, 상기 비동기결합 합산기를 통해 입력되는 에너지 크기들을 측정하여 p(p ≥1) 등까지의 결과값을 저장하여 동기화 여부를 판별하는 최대값 측정기와, 상기 최대값 측정기로부터 측정된 결과값을 저장하는 최대값 저장부로 구성되는 것을 특징으로 하는 병렬 처리 구조의 DS-CDMA UWB 시스템에서의 초기 동기 획득 장치를 이용한 수신기
|
