| 1 |
1
제 1 및 제 2 입력단자를 통해 진폭변조신호를 각각 입력받으며, 서로 다른 포락선 재생 속도를 가지는 제 1 및 제 2 신호 검출기, 제 1 및 제 2 입력노드를 통해 상기 제 1 신호 검출기 및 상기 제 2 신호 검출기의 출력신호를 입력받는 제 1 차동증폭기, 제 1 및 제 2 입력노드를 통해 상기 제 1 차동증폭기의 제 1 출력신호 및 제 2 출력신호를 입력받는 제 2 차동증폭기, 상기 제 2 차동증폭기의 출력신호를 논리신호로 만들기 위한 논리수단을 포함하는 것을 특징으로 하는 복조 회로
|
| 2 |
2
제 1 항에 있어서, 상기 제 2 입력단자가 접지에 연결된 것을 특징으로 하는 복조 회로
|
| 3 |
3
제 1 항에 있어서, 상기 제 1 신호 검출기는 상기 제 1 입력단자 및 출력노드 간에 직렬 접속된 제 1 캐패시터 및 다이오드와, 상기 출력노드 및 상기 제 2 입력단자 간에 접속된 제 2 캐패시터로 구성되고, 상기 제 2 신호 검출기는 상기 제 1 입력단자 및 출력노드 간에 직렬 접속된 제 1 캐패시터 및 다이오드와, 상기 출력노드 및 상기 제 2 입력단자 간에 접속된 제 2 캐패시터로 구성되며, 서로 다른 포락선 재생 속도를 가지도록 상기 제 1 신호 검출기의 제 1 캐패시터와 상기 제 2 신호 검출기의 제 1 캐패시터의 크기가 서로 다른 것을 특징으로 하는 복조 회로
|
| 4 |
4
제 1 항에 있어서, 상기 제 1 차동증폭기는 전원전압 및 노드(N1) 간에 접속되며 게이트를 통해 기준전압을 입력받는 제 1 트랜지스터, 상기 노드(N1) 및 제 1 출력노드(N2) 간에 접속되며 게이트가 상기 제 1 신호 검출기의 출력노드에 연결된 제 2 트랜지스터, 상기 제 1 출력노드(N2) 및 접지 간에 접속된 제 3 트랜지스터, 상기 노드(N1) 및 제 2 출력노드(N3) 간에 접속되며 게이트가 상기 제 2 신호 검출기의 출력노드에 연결된 제 4 트랜지스터, 상기 제 2 출력노드(N3) 및 접지 간에 접속되며 게이트가 상기 제 2 출력노드(N3) 및 상기 제 3 트랜지스터의 게이트에 연결된 제 5 트랜지스터로 구성된 것을 특징으로 하는 복조 회로
|
| 5 |
5
제 1 항에 있어서, 상기 제 2 차동증폭기는 전원전압 및 제 1 노드(N1) 간에 접속되며 게이트를 통해 기준전압을 입력받는 제 1 트랜지스터, 상기 제 1 노드(N1) 및 출력노드(N2) 간에 접속되며 게이트가 상기 제 1 차동증폭기의 출력노드에 연결된 제 2 트랜지스터, 상기 출력노드(N2) 및 접지 간에 접속된 제 3 트랜지스터, 상기 제 1 노드(N1) 및 제 2 노드(N3) 간에 접속되며 게이트가 상기 제 1 차동증폭기의 다른 출력노드에 연결된 제 4 트랜지스터, 상기 제 2 노드(N3) 및 접지 간에 접속되며 게이트가 상기 제 2 노드(N3) 및 상기 제 3 트랜지스터의 게이트에 연결된 제 5 트랜지스터로 구성된 것을 특징으로 하는 복조 회로
|
| 6 |
6
제 1 항에 있어서, 상기 논리수단은 직렬 접속된 두 개의 인버터로 구성된 것을 특징으로 하는 복조 회로
|
| 7 |
6
제 1 항에 있어서, 상기 논리수단은 직렬 접속된 두 개의 인버터로 구성된 것을 특징으로 하는 복조 회로
|
