1 |
1
위상 증가분을 입력받아 사인값에 해당되는 신호와 동일하게 선형적으로 증가하는 위상값을 출력하는 위상 누산부; 위상값에 해당하는 사인값이 기 저장되어 있어 상기 입력되는 위상값에 해당하는 사인 파형 출력 주파수를 출력하는 사인 룩업 테이블; 및 상기 위상 누산부로부터 입력받은 상기 위상값에 대하여 상기 위상 누산부의 출력비트와 상기 사인 룩업 테이블의 입력비트를 맞추기 위한 잘라버림에 의하여 발생하는 위상 오차를 사전에 보상하는 라운딩 처리를 수행하여 상기 사인 룩업 테이블로 출력하는 라운딩 처리부를 포함하는 것을 특징으로 하는 수치 제어 발진 장치
|
2 |
2
제 1 항에 있어서, 상기 위상 누산부에서 캐리 비트로 사용되는 세부 위상값을 출력하여 상기 위상 누산부의 세부 위상을 조정할 수 있도록 하는 세부 위상 조정부를 더 포함하는 것을 특징으로 하는 수치 제어 발진 장치
|
3 |
3
제 2 항에 있어서, 상기 세부 위상 조정부는 분수값을 가지는 세부 조정값을 입력받아 상기 세부 조정값에 따라 상기 세부 위상값을 출력하며,상기 세부 조정값의 분모값으로 A 값을 입력받아 클럭 주파수를 사용하여 0 에서 A-1 까지 이진화하여 계수하고, 상기 이진화하여 계수되는 0에서 A-1 까지 각각을 비트단위로 출력하는 A진 계수기;상기 A진 계수기로부터 상기 0에서 A-1 까지 각각을 비트단위로 입력받아, 상기 비트단위로 각각에 대한 상기 이진화 값이 로우에서 하이로 천이된 후 최초 상기 클럭주파수 한주기 동안을 하이값이 되도록 변환하여 변환된 값을 상기 비트단위로 출력하는 상승 검출기;상기 세부 조정값의 분모값인 A 값에 대응되도록 세부 조정값의 분자값 해당비트의 자리값이 변환되도록 구성되어, 상기 세부 조정값의 분자값으로 B 값을 입력받아 상기 해당비트의 자리값을 고려하여 변환된 값을 상기 비트단위로 출력하는 비트 변환기; 및상기 상승 검출기에서 출력되는 출력신호와 상기 비트 변환기에서 출력되는 출력신호를 입력받아, 상기 각각의 출력신호의 해당 비트에 저장된 비트값을 상호 역순으로 비트단위 논리곱 연산을 수행하고, 상기 논리곱 연산한 결과값을 다시 논리합 연산을 수행하여 상기 세부 위상값을 생성하는 수열 선택기를 포함하는 것을 특징으로 하는 수치 제어 발진 장치
|
4 |
4
제 1 항에 있어서, 상기 라운딩 처리부는 상기 위상 누산부의 출력비트가 L비트(L-1:0)이고, 상기 사인 룩업 테이블의 입력비트가 M비트(M-1:0)인 경우에, 상기 위상 누산부의 L-M-1 비트값에서 0 비트값까지를 입력받고 하기 레지스터의 출력값을 입력받아 가산하는 제 1 가산기; 상기 제 1 가산기의 출력값을 입력받아 저장하고 상기 클럭 주파수에 의하여 상기 제 1 가산기로 상기 제 1 가산기의 출력값을 피드백하는 레지스터; 및 상기 위상 누산부의 L-1 비트값에서 0 비트값까지를 입력받고 상기 제 1 가산기의 출력값을 입력받아 가산하는 제 2 가산기를 포함하여, 상기 제 2 가산기에서 출력되는 L비트 중에서 최상위 비트부터 M 개의 비트가 선택되어 상기 사인 룩업 테이블로 출력하도록 하는 것을 특징으로 하는 수치 제어 발진 장치
|
5 |
5
위상 증가분을 입력받아 사인값에 해당되는 신호와 동일하게 선형적으로 증가하는 위상값을 출력하는 위상 누산부에서 캐리 비트로 사용되는 세부 위상값을 출력하여 상기 위상 누산부의 세부 위상을 조정할 수 있도록 하는 세부 위상 조정부를 포함하는 수치 제어 장치에 있어서,상기 세부 위상 조정부는 상기 세부 조정값의 분모값으로 A 값을 입력받아 클럭 주파수를 사용하여 0 에서 A-1 까지 이진화하여 계수하고, 상기 이진화하여 계수되는 0에서 A-1 까지 각각을 비트단위로 출력하는 A진 계수기;상기 A진 계수기로부터 상기 0에서 A-1 까지 각각을 비트단위로 입력받아, 상기 소정의 비트수 단위로 각각에 대한 상기 이진화 값이 로우에서 하이로 천이된 후 최초 상기 클럭주파수 한주기 동안을 하이값이 되도록 변환하여 변환된 값을 상기 비트단위로 출력하는 상승 검출기;상기 세부 조정값의 분모값인 A 값에 대응되도록 세부 조정값의 분자값 해당비트의 자리값이 변환되도록 구성되어, 세부 조정값의 분자값으로 B 값을 입력받아 상기 해당비트의 자리값을 고려하여 변환된 값을 상기 비트단위로 출력하는 비트 변환기; 및상기 상승 검출기에서 출력되는 출력신호와 상기 비트 변환기에서 출력되는 출력신호를 입력받아, 상기 각각의 출력신호의 해당 비트에 저장된 비트값을 상호 역순으로 비트단위 논리곱 연산을 수행하고, 상기 논리곱 연산한 결과값을 다시 논리합 연산을 수행하여 상기 세부 위상값을 생성하는 수열 선택기를 포함하는 것을 특징으로 하는 수치 제어 발진 장치
|
6 |
6
제 5 항에 있어서, 상기 상승 검출기는 상기 A진 계수기의 최하위 비트를 제외한 나머지 비트를 입력받는 D 플립플롭; 및 상기 D플립플롭의 인버젼 출력값과 상기 A진 계수기의 최하위 비트를 제외한 나머지 비트를 입력받아 논리곱 연산을 수행하여 논리곱 신호를 출력하는 논리곱게이트로 이루어진 것을 특징으로 하는 수치 제어 발진 장치
|
7 |
7
제 6 항에 있어서, 상기 A진 계수기의 최하위 비트는 상기 D 플립플롭과 상기 논리곱게이트를 거치지 않고 그대로 상기 수열 선택기로 출력되는 것을 특징으로 하는 수치 제어 발진 장치
|
8 |
8
제 5 항에 있어서, 상기 수열 선택기는 상기 상승 검출기 출력신호의 최상위 비트부터 최하위 비트까지의 각각의 비트에 저장된 비트값과 상기 비트 변환기 출력신호의 최하위 비트부터 최상위 비트까지의 각각의 비트에 저장된 비트값을 서로 순차적으로 논리곱 연산을 수행하도록 하는 논리곱게이트; 및 상기 논리곱게이트에서 출력되는 신호를 논리합 연산을 수행하도록 하는 논리합게이트를 포함하는 것을 특징으로 하는 수치 제어 발진 장치
|
9 |
9
제 8 항에 있어서, 상기 비트 변환기와 상기 수열 선택기의 논리곱게이트는 소프트웨어적으로 구현할 수 있는 것을 특징으로 하는 수치 제어 발진 장치
|
10 |
10
제 5 항에 있어서, 상기 상승 검출기는상기 A진 계수기로부터 상기 0에서 A-1 까지 각각을 비트단위로 입력받아, 상기 비트단위로 각각에 대한 상기 이진화 값이 하이에서 로우로 천이된 후 최초 상기 클럭주파수 한주기 동안을 하이값이 되도록 변환하여 변환된 값을 상기 비트단위로 출력하도록 하는 것을 특징으로 하는 수치 제어 발진 장치
|
11 |
11
위상 누산부와 사인 룩업 테이블로 이루어져 사인 파형 출력 주파수를 생성하는 수치 제어 발진 방법에 있어서, (a) 위상 증가분을 입력받아 사인값에 해당되는 신호와 동일하게 선형적으로 증가하는 위상값을 출력하는 위상 누산 단계; (b) 상기 위상 누산부의 출력비트를 상기 사인 룩업 테이블의 입력비트에 맞추기 위한 잘라버림에 의하여 발생하는 위상 오차를 사전에 보상하는 라운딩 처리를 수행하는 라운딩 처리 단계; 및 (c) 상기 위상 누산 단계에 의하여 입력되는 위상값 중에서 상기 라운딩 처리 단계에서 라운딩 처리되어 입력되는 위상값에 대한 사인값이 기 저장되어 있는 상기 사인 룩업 테이블을 검색하여 해당하는 값을 출력하는 단계를 포함하는 것을 특징으로 하는 수치 제어 발진 방법
|
12 |
12
제 11 항에 있어서, 상기 위상 누산 단계에 있어서 상기 위상 누산 단계에 캐리 비트를 입력하여 세부 위상을 조정하도록 하는 세부 위상값을 출력하여 상기 위상 누산부의 세부 위상을 조정하도록 하는 세부 위상 조정 단계를 더 포함하는 것을 특징으로 하는 수치 제어 발진 방법
|
13 |
13
제 12 항에 있어서, 상기 세부 위상 조정 단계는 분수값을 가지는 세부 조정값을 입력받아 상기 세부 조정값에 따라 상기 세부 위상값을 출력하며,상기 세부 조정값의 분모값으로 A 값을 입력받아 클럭 주파수를 사용하여 0 에서 A-1 까지 이진화하여 계수하고, 상기 이진화하여 계수되는 0에서 A-1 까지 각각을 비트단위로 출력하는 A진 계수 단계;상기 A진 계수 단계로부터 상기 0에서 A-1 까지 각각을 비트단위로 입력받아, 상기 비트단위로 각각에 대한 상기 이진화 값이 로우에서 하이로 천이된 후 최초 상기 클럭주파수 한주기 동안을 하이값이 되도록 변환하여 변환된 값을 상기 비트단위로 출력하는 상승 검출 단계;상기 세부 조정값의 분모값인 A 값에 대응되도록 상기 세부 조정값의 분자값 해당비트의 자리값이 변환되도록 구성되어, 상기 세부 조정값의 분자값으로 B 값을 입력받아 상기 해당비트의 자리값을 고려하여 변환된 값을 상기 비트단위로 출력하는 비트 변환 단계; 및상기 상승 검출기에서 출력되는 출력신호와 상기 비트 변환기에서 출력되는 출력신호를 입력받아, 상기 각각의 출력신호의 해당 비트에 저장된 비트값을 상호 역순으로 비트단위 논리곱 연산을 수행하고, 상기 논리곱 연산한 결과값을 다시 논리합 연산을 수행하여 상기 세부 위상값을 생성하는 수열 선택 단계를 포함하는 것을 특징으로 하는 수치 제어 발진 방법
|
14 |
14
제 11 항에 있어서, 상기 라운딩 처리 단계는 상기 (a) 단계의 출력비트가 L비트(L-1:0)이고, 상기 (c) 단계의 입력비트가 M비트(M-1:0)인 경우에, 상기 클럭 주파수에 의하여 레지스터에 저장되어 있는 값을 출력하는 단계; 상기 위상 누산부의 0 비트값에서 L-M-1 비트값까지를 입력받고 상기 레지스터의 출력값을 입력받아 가산하는 제 1 가산 단계; 상기 위상 누산부의 0 비트값에서 L-1 비트값까지를 입력받고 상기 제 1 가산기의 출력값을 입력받아 가산하는 제 2 가산 단계; 및 상기 제 2 가산 단계에서 출력되는 값 중에서 최상위 M 개의 비트만이 선택되어 상기 (c) 단계로 출력되는 단계를 포함하되, 상기 (a) 단계에서의 레지스터에 저장되어 있는 값은 상기 제 1 가산 단계에 의하여 출력되는 값을 저장하고 있는 것을 특징으로 하는 수치 제어 발진 방법
|
15 |
14
제 11 항에 있어서, 상기 라운딩 처리 단계는 상기 (a) 단계의 출력비트가 L비트(L-1:0)이고, 상기 (c) 단계의 입력비트가 M비트(M-1:0)인 경우에, 상기 클럭 주파수에 의하여 레지스터에 저장되어 있는 값을 출력하는 단계; 상기 위상 누산부의 0 비트값에서 L-M-1 비트값까지를 입력받고 상기 레지스터의 출력값을 입력받아 가산하는 제 1 가산 단계; 상기 위상 누산부의 0 비트값에서 L-1 비트값까지를 입력받고 상기 제 1 가산기의 출력값을 입력받아 가산하는 제 2 가산 단계; 및 상기 제 2 가산 단계에서 출력되는 값 중에서 최상위 M 개의 비트만이 선택되어 상기 (c) 단계로 출력되는 단계를 포함하되, 상기 (a) 단계에서의 레지스터에 저장되어 있는 값은 상기 제 1 가산 단계에 의하여 출력되는 값을 저장하고 있는 것을 특징으로 하는 수치 제어 발진 방법
|