맞춤기술찾기

이전대상기술

디지털 신호 처리 프로세서의 클락 제어 장치 및 그 방법

  • 기술번호 : KST2015080423
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 디지털 신호 처리 프로세서의 클락 제어 장치 및 그 방법에 관한 것이다. 디지털 신호 처리 프로세서의 소비 전력 감소를 위하여, 디지털 신호 처리 프로세서의 소프트웨어가 실시간으로 동작하는 데에 요구되는 만큼의 클락으로 동작하도록, 각 응용 소프트웨어의 상태별로 요구되는 클락 주파수가 다르게 매핑되어 있는 주파수 매핑 테이블을 구성한다. 이것은 FSM (finite state machine) 기반의 응용 소프트웨어의 경우 각 상태마다 요구되어지는 디지털 신호 처리 프로세서의 계산량이 서로 다른 것을 토대로 한 것이다. 그리고 각 응용 소프트웨어의 상태 천이를 감시하여 천이 예정이 감시되면, 천이될 상태에 맞는 클락 주파수에 따라 클락 발생부를 구동시킨다. 이러한 본 발명에 따르면 디지털 신호 처리 프로세서에서 각 응용 소프트웨어가 상태별로 실시간 처리가 가능한 정도의 최소한의 기준 클락으로 동작함으로써, 전력소모를 현저하게 감소시킬 수 있다. SDR, DSP, 저전력, 클락 제어
Int. CL H04L 7/033 (2006.01)
CPC H04L 7/033(2013.01)
출원번호/일자 1020040105571 (2004.12.14)
출원인 한국전자통신연구원
등록번호/일자 10-0599201-0000 (2006.07.04)
공개번호/일자 10-2006-0067310 (2006.06.20) 문서열기
공고번호/일자 (20060711) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.12.14)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조권도 대한민국 대전광역시 서구
2 조성철 대한민국 대전광역시 유성구
3 김덕배 대한민국 대전광역시 유성구
4 조희래 대한민국 대전광역시 유성구
5 김진업 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 유미특허법인 대한민국 서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2004.12.14 수리 (Accepted) 1-1-2004-0589152-64
2 선행기술조사의뢰서
Request for Prior Art Search
2006.04.17 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2006.05.16 수리 (Accepted) 9-1-2006-0032237-61
4 등록결정서
Decision to grant
2006.06.30 발송처리완료 (Completion of Transmission) 9-5-2006-0381533-50
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
디지털 신호 처리 프로세서의 동작을 위한 클락 신호 생성을 제어하는 클락 제어 방법에서, a) 상기 디지털 신호 처리 프로세서에서 구동되는 응용 소프트웨어의 상태 천이를 감시하는 단계; b) 상기 응용 소프트웨어의 상태 천이가 감시되면, 각 응용 소프트웨어의 상태별로 요구되는 클락 주파수가 매핑되어 있는 매핑 테이블로부터 상기 천이될 상태에 따른 클락 주파수를 찾아서 구동 주파수로 설정하는 단계; 및 c) 상기 구동 주파수에 따라 클락 신호를 생성하는 클락 발생 장치를 구동시켜 상기 주파수에 해당하는 클락 신호가 생성되도록 하는 단계 를 포함하는 클락 제어 방법
2 2
제1항에 있어서 상기 b) 단계는 상기 감시된 응용 소프트웨어의 상태 천이에 해당하는 매핑 테이블의 존재 여부를 판단하는 단계; 상기 매핑 테이블이 존재하는 경우, 상기 매핑 테이블로부터 상기 천이될 상태에 따른 클락 주파수를 찾아서 클락 발생 장치의 구동 주파수로 설정하는 단계; 및 상기 매핑 테이블이 존재하지 않는 경우, 최대 클락 주파수를 상기 클락 발생 장치의 구동 주파수로 설정하는 단계 를 포함하는 클락 제어 방법
3 3
다수의 응용 소프트웨어를 포함하는 디지털 신호 처리 프로세서의 동작을 위한 클락 신호를 생성하는 클락 발생부의 동작을 제어하는 클락 제어 장치에서, 상기 응용 소프트웨어의 상태 천이를 감시하는 상태 천이 모듈, 그리고 상기 상태 천이가 감시되면 이에 해당하는 통보 신호를 출력하는 상태천이 통보 모듈을 포함하는 응용 소프트웨어 처리부; 및 각 응용 소프트웨어마다 각 상태별로 요구되는 클락 주파수가 매핑되어 있는 주파수 매핑 테이블이 저장되어 있는 저장 모듈, 상기 통보 신호에 따라 상기 저장 모듈로부터 상기 응용 소프트웨어에 해당하는 주파수 매핑 테이블을 찾고, 상기 주파수 매핑 테이블로부터 상기 천이될 상태에 해당하는 클락 주파수를 구동 주파수로 설정하는 주파수 매핑 모듈, 그리고 상기 구동 주파수에 따라 상기 클락 발생부를 동작시키는 구동 모듈을 포함하는 클락 제어부 를 포함하는 클락 제어 장치
4 4
제3항에 있어서 상기 주파수 매핑 모듈은 상기 응용 소프트웨어에 대한 주파수 매핑 테이블이 존재하지 않거나 상기 주파수 매핑 테이블에 천이될 상태가 없는 경우, 상기 구동 주파수를 최대 클락 주파수로 설정하는 클락 제어 장치
5 5
제3항 또는 제4항에 있어서 상기 통보 신호는 응용 소프트웨어의 식별 번호 및 천이될 상태에 해당하는 식별 번호를 포함하는 클락 제어 장치
6 6
제3항 또는 제4항에 있어서 상기 주파수 매핑 모듈은 천이될 상태에 따른 클락 발생부의 클락 주파수 변경이 완료되면 이를 상기 응용 소프트웨어 처리부로 통보하고, 상기 응용 소프트웨어 처리부는 상기 클락 주파수 변경 완료에 따라 상기 응용 소프트웨어로 상태 천이를 지시하는 상태 천이 지시 모듈을 더 포함하는 클락 제어 장치
7 7
제6항에 있어서 상기 상태 천이 지시 모듈은 상기 통보 신호가 클락 제어부로 전달되면 타이머를 구동시키고, 상기 타이머 구동이 완료되면 상기 클락 제어부로부터 클락 주파수 변경 완료 통보 여부에 상관없이 상기 응용 소프트웨어로 상태 천이를 지시하는 클락 제어 장치
8 8
제3항 또는 제4항에 있어서 상기 응용 소프트웨어는 FSM (finite state machine) 기반의 응용 소프트웨어인 클락 제어 장치
9 9
제3항 또는 제4항에 있어서 상기 클락 제어 장치는 디지털 신호 처리 프로세서내에 포함되는 것을 특징으로 하는 클락 제어 장치
10 9
제3항 또는 제4항에 있어서 상기 클락 제어 장치는 디지털 신호 처리 프로세서내에 포함되는 것을 특징으로 하는 클락 제어 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.