1 |
1
입력 신호와 가변 전압의 차동 입력 신호를 고정 이득 값으로 증폭하여 전압 레벨로 출력하는 입력 이득 조정부; 상기 입력 이득 조정부에 접속되어 가변 전압을 입력받아 출력 저항을 변경하여 이득을 조정하는 출력 저항 조정부; 및 상기 출력 저항 조정부에서 입력 이득 조정부로 흐르는 전류의 일부를 분리하는 전류 분리부 를 포함하는 것을 특징으로 하는 CMOS 가변 이득 증폭기
|
2 |
2
제 1 항에 있어서, 상기 입력 이득 조정부는, 게이트전극으로 입력 신호를 받는 제 1 트랜지스터 및 제 2 트랜지스터; 상기 제 1 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 3 트랜지스터; 및 상기 제 2 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 4 트랜지스터 로 이루어진 것을 특징으로 하는 CMOS 가변 이득 증폭기
|
3 |
3
제 1 항에 있어서, 상기 출력 저항 조정부는, 상기 입력 이득 조정부에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 5 트랜지스터; 및 상기 입력 이득 조정부에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 6 트랜지스터 로 이루어진 것을 특징으로 하는 CMOS 가변 이득 증폭기
|
4 |
4
제 1 항에 있어서, 상기 전류 분리부는, 상기 입력 이득 조정부에 소스전극이 접속되며 게이트전극에 설정 전압(V1)을 입력받는 제 7 트랜지스터 로 이루어진 것을 특징으로 하는 CMOS 가변 이득 증폭기
|
5 |
5
제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 입력 이득 조정부에 접속되어 입력 이득 조정부의 입력 이득을 조정하는 바이어스 전류 조정부를 더 포함하는 것을 특징으로 하는 CMOS 가변 이득 증폭기
|
6 |
6
제 5 항에 있어서, 상기 바이어스 전류 조정부는, 상기 입력 이득 조정부에 드레인전극이 접속되며 소스전극은 그라운드시키고 게이트전극 및 드레인전극에 가변전압이 인가되는 제 8 트랜지스터; 상기 입력 이득 조정부에 드레인전극이 접속되며 소스전극은 그라운드시키고 게이트전극 및 드레인전극에 가변전압이 인가되는 제 9 트랜지스터 로 이루어진 것을 특징으로 하는 CMOS 가변 이득 증폭기
|
7 |
7
입력 신호를 받는 제 1 트랜지스터 및 제 2 트랜지스터와, 제 1 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 3 트랜지스터 및 제 2 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 4 트랜지스터로 구성된 입력 이득 조정부; 상기 제 3 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 5 트랜지스터 및 제 4 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 6 트랜지스터로 구성된 출력 저항 조정부; 및 상기 제 3 트랜지스터 및 제 4 트랜지스터의 드레인전극에 공통으로 소스전극이 접속되며 게이트전극에 설정 전압(V1)을 입력받는 제 7 트랜지스터로 구성된 전류 분리부 를 포함하는 것을 특징으로 하는 CMOS 가변 이득 증폭기
|
8 |
8
제 7 항에 있어서, 상기 제 1 트랜지스터 및 제 2 트랜지스터의 소스전극에 드레인전극이 접속되며 소스전극은 그라운드시키고 게이트전극 및 드레인전극에 가변전압이 인가되는 제 8 트랜지스터와, 제 1 트랜지스터 드레인전극 및 제 3 트랜지스터 소스전극의 접점과 제 2 트랜지스터 드레인전극 및 제 4 트랜지스터 소스전극의 접점 각각에 드레인전극이 접속되며 소스전극은 그라운드시키고 게이트전극 및 드레인전극에 가변전압이 인가되는 제 9 트랜지스터로 구성된 바이어스 전류 조정부를 더 포함하는 것을 특징으로 하는 CMOS 가변 이득 증폭기
|
9 |
9
제 7 항 또는 제 8 항에 있어서, 상기 트랜지스터는 NMOS인 것을 특징으로 하는 CMOS 가변 이득 증폭기
|
10 |
9
제 7 항 또는 제 8 항에 있어서, 상기 트랜지스터는 NMOS인 것을 특징으로 하는 CMOS 가변 이득 증폭기
|