맞춤기술찾기

이전대상기술

CMOS 가변 이득 증폭기

  • 기술번호 : KST2015080500
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 CMOS 가변 이득 증폭기에 관한 것으로서, 입력 신호와 가변 전압의 차동 입력 신호를 고정 이득 값으로 증폭하여 전압 레벨로 출력하는 입력 이득 조정부와, 상기 입력 이득 조정부에 접속되어 가변 전압을 입력받아 출력 저항을 변경하여 이득을 조정하는 출력 저항 조정부와, 상기 출력 저항 조정부에서 입력 이득 조정부로 흐르는 전류의 일부를 분리하는 전류 분리부와, 상기 입력 이득 조정부에 접속되어 입력 이득 조정부의 입력 이득을 조정하는 바이어스 전류 조정부로 이루어져, 넓은 범위의 전압을 입력하여 일정한 크기의 출력 신호를 생성시킬 수 있으며, 전류 분할 방법을 사용하여 저전력 고속 가변 증폭기 실현이 가능하다. 이득(Gain), 증폭
Int. CL H03G 3/10 (2006.01) H03G 3/30 (2006.01)
CPC H03G 1/0029(2013.01) H03G 1/0029(2013.01) H03G 1/0029(2013.01)
출원번호/일자 1020040108904 (2004.12.20)
출원인 한국전자통신연구원
등록번호/일자 10-0599449-0000 (2006.07.04)
공개번호/일자 10-2006-0070237 (2006.06.23) 문서열기
공고번호/일자 (20060712) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.12.20)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이승식 대한민국 대전시 유성구
2 박봉혁 대한민국 대전시 유성구
3 김재영 대한민국 경기 부천시 원미구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권태복 대한민국 서울시 강남구 테헤란로*길 **, *층 (역삼동, 청원빌딩)(아리특허법률사무소)
2 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2004.12.20 수리 (Accepted) 1-1-2004-0600604-15
2 공지예외적용주장대상(신규성,출원시의특례)증명서류제출서
Submission of Document Verifying Exclusion from Being Publically Known (Novelty, Special Provisions for Application)
2005.01.12 수리 (Accepted) 1-1-2005-5004269-61
3 선행기술조사의뢰서
Request for Prior Art Search
2006.05.11 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search
2006.06.13 수리 (Accepted) 9-1-2006-0036717-68
5 등록결정서
Decision to grant
2006.06.29 발송처리완료 (Completion of Transmission) 9-5-2006-0377761-14
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
입력 신호와 가변 전압의 차동 입력 신호를 고정 이득 값으로 증폭하여 전압 레벨로 출력하는 입력 이득 조정부; 상기 입력 이득 조정부에 접속되어 가변 전압을 입력받아 출력 저항을 변경하여 이득을 조정하는 출력 저항 조정부; 및 상기 출력 저항 조정부에서 입력 이득 조정부로 흐르는 전류의 일부를 분리하는 전류 분리부 를 포함하는 것을 특징으로 하는 CMOS 가변 이득 증폭기
2 2
제 1 항에 있어서, 상기 입력 이득 조정부는, 게이트전극으로 입력 신호를 받는 제 1 트랜지스터 및 제 2 트랜지스터; 상기 제 1 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 3 트랜지스터; 및 상기 제 2 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 4 트랜지스터 로 이루어진 것을 특징으로 하는 CMOS 가변 이득 증폭기
3 3
제 1 항에 있어서, 상기 출력 저항 조정부는, 상기 입력 이득 조정부에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 5 트랜지스터; 및 상기 입력 이득 조정부에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 6 트랜지스터 로 이루어진 것을 특징으로 하는 CMOS 가변 이득 증폭기
4 4
제 1 항에 있어서, 상기 전류 분리부는, 상기 입력 이득 조정부에 소스전극이 접속되며 게이트전극에 설정 전압(V1)을 입력받는 제 7 트랜지스터 로 이루어진 것을 특징으로 하는 CMOS 가변 이득 증폭기
5 5
제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 입력 이득 조정부에 접속되어 입력 이득 조정부의 입력 이득을 조정하는 바이어스 전류 조정부를 더 포함하는 것을 특징으로 하는 CMOS 가변 이득 증폭기
6 6
제 5 항에 있어서, 상기 바이어스 전류 조정부는, 상기 입력 이득 조정부에 드레인전극이 접속되며 소스전극은 그라운드시키고 게이트전극 및 드레인전극에 가변전압이 인가되는 제 8 트랜지스터; 상기 입력 이득 조정부에 드레인전극이 접속되며 소스전극은 그라운드시키고 게이트전극 및 드레인전극에 가변전압이 인가되는 제 9 트랜지스터 로 이루어진 것을 특징으로 하는 CMOS 가변 이득 증폭기
7 7
입력 신호를 받는 제 1 트랜지스터 및 제 2 트랜지스터와, 제 1 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 3 트랜지스터 및 제 2 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 4 트랜지스터로 구성된 입력 이득 조정부; 상기 제 3 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 5 트랜지스터 및 제 4 트랜지스터의 드레인전극에 소스전극이 연결되며 게이트전극에 가변 전압을 입력받는 제 6 트랜지스터로 구성된 출력 저항 조정부; 및 상기 제 3 트랜지스터 및 제 4 트랜지스터의 드레인전극에 공통으로 소스전극이 접속되며 게이트전극에 설정 전압(V1)을 입력받는 제 7 트랜지스터로 구성된 전류 분리부 를 포함하는 것을 특징으로 하는 CMOS 가변 이득 증폭기
8 8
제 7 항에 있어서, 상기 제 1 트랜지스터 및 제 2 트랜지스터의 소스전극에 드레인전극이 접속되며 소스전극은 그라운드시키고 게이트전극 및 드레인전극에 가변전압이 인가되는 제 8 트랜지스터와, 제 1 트랜지스터 드레인전극 및 제 3 트랜지스터 소스전극의 접점과 제 2 트랜지스터 드레인전극 및 제 4 트랜지스터 소스전극의 접점 각각에 드레인전극이 접속되며 소스전극은 그라운드시키고 게이트전극 및 드레인전극에 가변전압이 인가되는 제 9 트랜지스터로 구성된 바이어스 전류 조정부를 더 포함하는 것을 특징으로 하는 CMOS 가변 이득 증폭기
9 9
제 7 항 또는 제 8 항에 있어서, 상기 트랜지스터는 NMOS인 것을 특징으로 하는 CMOS 가변 이득 증폭기
10 9
제 7 항 또는 제 8 항에 있어서, 상기 트랜지스터는 NMOS인 것을 특징으로 하는 CMOS 가변 이득 증폭기
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.