1 |
1
입력신호를 입력받아 증폭하는 제1 트랜지스터와, 상기 제1 트랜지스터와 직렬접속되어 직류 바이어스 전압에 의해 동작되는 제2 트랜지스터로 이루어진 캐스코드;상기 캐스코드와 출력단 사이에 접속되어 동적 바이어스에 의해 동작되며, 상기 제2 트랜지스터를 통해 전달된 신호를 재증폭하여 상기 출력단으로 출력하는 제3 트랜지스터; 및 상기 출력단과 접지전압원 사이에 직렬접속된 제1 및 제2 캐패시터로 이루어지며, 상기 제1 및 제2 캐패시터를 통해 상기 출력단으로 출력되는 출력신호를 분배하여 상기 제3 트랜지스터의 게이트로 상기 동적 바이어스를 공급하는 전압 분배부를 포함하되, 상기 제1 캐패시터는 상기 출력단과 상기 제3 트랜지스터의 게이트 사이에 접속되고, 상기 제2 캐패시터는 상기 제3 트랜지스터의 게이트와 접지전압원 사이에 접속된 전력 증폭기
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
제 1 항에 있어서, 상기 동적 바이어스는 상기 제1 및 제2 캐패시터의 캐패시턴스 비에 따라 결정되는 전력 증폭기
|
5 |
5
제 1 항에 있어서, 상기 입력신호를 임피던스 매칭하기 위하여 상기 입력신호가 입력되는 입력단과 상기 제1 트랜지스터의 게이트 사이에 접속된 입력 정합 회로망을 더 포함하는 전력 증폭기
|
6 |
6
제 1 항 또는 제 5 항에 있어서, 상기 출력단의 출력신호를 임피던스 매칭하기 위하여 상기 출력신호가 출력되는 출력단과 외부 부하단 사이에 접속된 출력 정합 회로망을 더 포함하는 전력 증폭기
|
7 |
7
제 1 항에 있어서, 상기 제1 트랜지스터는 공통 소오스 구성 트랜지스터로 이루어진 전력 증폭기
|
8 |
8
제 1 항 또는 제 7 항에 있어서, 상기 제2 트랜지스터는 공통 게이트 구성 트랜지스터로 이루어진 전력 증폭기
|
9 |
9
제 1 항, 제 5 항 및 제 7 항 중 어느 하나의 항에 있어서, 상기 제3 트랜지스터는 인턱더를 통해 직류 공급전압원과 접속되고, 저항소자를 통해 게이트로 상기 직류 공급전압원으로부터 직류전압을 공급받는 전력 증폭기
|
10 |
10
각각 입력신호를 입력받아 증폭하기 위하여 N개의 트랜지스터가 병렬접속된 증폭부;상기 증폭부와 직렬접속되어 캐스코드 구성을 형성하고, 상기 증폭부의 N개의 트랜지스터와 각각 직렬접속된 N개의 트랜지스터가 병렬로 접속된 동작하는 스위칭부;상기 스위칭부와 출력단 사이에 접속되어 동적 바이어스에 의해 동작되어 상기 스위칭부를 통해 전달된 신호를 재증폭하여 상기 출력단으로 출력하는 동적 바이어스 트랜지스터; 및 상기 출력단과 접지전압원 사이에 직렬접속된 제1 및 제2 캐패시터로 이루어지며, 상기 제1 및 제2 캐패시터를 통해 상기 출력단으로 출력되는 출력신호를 분배하여 상기 동적 바이어스 트랜지스터의 게이트로 상기 동적 바이어스를 공급하는 전압 분배부를 포함하되, 상기 제1 캐패시터는 상기 출력단과 상기 동적 바이어스 트랜지스터의 게이트 사이에 접속되고, 상기 제2 캐패시터는 상기 동적 바이어스 트랜지스터의 게이트와 접지전압원 사이에 접속된 전력 증폭기
|
11 |
11
제 10 항에 있어서, 상기 스위칭부의 N개의 트랜지스터는 N개의 제어신호에 의해 각각 독립적으로 동작되고, 이를 통해 각 출력모드마다 유효채널폭과 바이어스 전류가 제어되는 전력 증폭기
|
12 |
12
삭제
|
13 |
13
제 10 항 또는 제 11 항에 있어서, 상기 동적 바이어스는 상기 제1 및 제2 캐패시터의 캐패시턴스 비에 따라 결정되는 전력 증폭기
|
14 |
14
제 10 항에 있어서, 상기 입력신호를 임피던스 매칭하기 위하여 상기 입력신호가 입력되는 입력단과 상기 증폭부의 N개의 트랜지스터의 게이트 사이에 접속된 입력 정합 회로망을 더 포함하는 전력 증폭기
|
15 |
15
제 10 항, 제 11 항 및 제 14 항 중 어느 하나의 항에 있어서, 상기 출력단의 출력신호를 임피던스 매칭하기 위하여 상기 출력신호가 출력되는 출력단과 외부 부하단 사이에 접속된 출력 정합 회로망을 더 포함하는 전력 증폭기
|
16 |
16
제 10 항, 제 11 항 및 제 14 항 중 어느 하나의 항에 있어서, 상기 증폭부의 N개의 트랜지스터는 각각 공통 소오스 구성 트랜지스터로 이루어진 전력 증폭기
|
17 |
17
제 10 항에 있어서, 상기 스위칭부의 N개의 트랜지스터는 각각 공통 게이트 구성 트랜지스터로 이루어진 전력 증폭기
|
18 |
18
제 10 항 또는 제 17 항에 있어서, 상기 증폭부 및 상기 스위칭부의 N개의 트랜지스터의 채널폭은 20 내지 2(N-1)W을 갖는 전력 증폭기
|
19 |
19
제 18 항에 있어서, 상기 스위칭부의 동작에 따라 총 2N-1 단계의 서로 다른 직류 바이어스 전류를 갖는 전력 증폭기
|
20 |
20
제 10 항, 제 11 항, 제 14 항 및 제 17 항 중 어느 하나의 항에 있어서, 상기 출력단의 출력신호를 임피던스 매칭하기 위하여 상기 출력신호가 출력되는 출력단과 외부 부하단 사이에 접속된 출력 정합 회로망을 더 포함하되, 상기 출력 정합 회로망은 상기 동적 바이어스 트랜지스터에 흐르는 바이어스 전류의 크기에 따라 상기 동적 바이어스 트랜지스터의 출력단에서 바라보는 임피던스를 가변시키는 전력 증폭기
|
21 |
21
제 10 항, 제 11 항, 제 14 항 및 제 17 항 중 어느 하나의 항에 있어서, 상기 입력신호의 크기에 따라 상기 스위칭부의 동작을 통해 상기 직류 바이어스 전류 중 어느 하나의 바이어스 전류를 선택하는 전력 증폭기
|
22 |
22
제 10 항, 제 11 항, 제 14 항 및 제 17 항 중 어느 하나의 항에 있어서, 상기 N개의 제어신호는 기저대역폭 DSP로부터 제공되는 디지털 신호인 전력 증폭기
|
23 |
23
제 10 항, 제 11 항, 제 14 항 및 제 17 항 중 어느 하나의 항에 있어서, 상기 동적 바이어스 트랜지스터는 인턱더를 통해 직류 공급전압원과 접속되고, 저항소자를 통해 게이트로 상기 직류 공급전압원으로부터 직류전압을 공급받는 전력 증폭기
|
24 |
24
제 10 항, 제 11 항, 제 14 항 및 제 17 항 중 어느 하나의 항에 있어서, 상기 입력신호를 검출하고, 상기 입력신호의 크기에 따라 서로 다른 제어신호를 출력하는 검출부; 상기 검출부의 제어신호에 따라 직류 공급전압의 크기를 조절하여 출력하는 전압 공급부; 및상기 전압 공급부와 접지전압원 사이에 접속되어 상기 전압 공급부로부터 공급되는 상기 직류 공급전압을 일정 비율로 분배하여 상기 동적 바이어스 트랜지스터와 상기 스위칭부의 N개의 트랜지스터의 각 게이트로 공급하는 제1 및 제2 바이어스 저항을 더 포함하는 전력 증폭기
|
25 |
25
제 24 항에 있어서, 상기 동적 바이어스 트랜지스터와 상기 스위칭부의 N개의 트랜지스터의 각 게이트로 입력되는 직류 바이어스 전압은 상기 전압 공급부로부터 공급되는 상기 직류 공급전압과 상기 제1 및 제2 바이어스 저항의 비에 의해 결정되는 전력 증폭기
|
26 |
26
제 25 항에 있어서, 상기 전압 공급부와 상기 동적 바이어스 트랜지스터의 게이트 사이에 접속된 제1 게이트 저항;상기 제1 및 제2 바이어스 저항이 접속된 부위에 일단이 접속된 제2 게이트 저항; 및상기 제2 게이트 저항과 상기 스위칭부의 N개의 트랜지스터의 각 게이트 사이를 접속시키는 N개의 스위칭 소자를 더 포함하는 전력 증폭기
|
27 |
27
제 26 항에 있어서, 상기 N개의 스위칭 소자는 각각 3로 스위치로서, 제1 단은 상기 제2 게이트 저항과 접속되고, 제2 단은 상기 스위칭부의 N개의 트랜지스터의 각 게이트와 접지전압원과 접속된 캐패시터와 접속되며, 제3 단은 접지전압원과 접속되는 전력 증폭기
|