1 |
1
병렬 데이터와 직렬 데이터 사이에서 저전압 차동 신호(Low Voltage Differential Signal, LVDS)를 이용하여 데이터를 송수신하는 링크 장치에 있어서,일측으로부터 전달된 제1 병렬 데이터를 직렬화하여 제1 LVDS 신호를 이용하여 타측으로 출력하는 제1 직렬화부 및 상기 타측으로부터 제2 LVDS 신호를 이용하여 수신한 제1 직렬 데이터를 병렬화하여 상기 일측으로 출력하는 제1 병렬화부를 포함하는 상위 직병렬화부; 및상기 일측으로부터 전달된 제2 병렬 데이터를 직렬화하여 제3 LVDS 신호를 이용하여 상기 타측으로 출력하는 제2 직렬화부 및 상기 타측으로부터 제4 LVDS 신호를 이용하여 수신한 제2 직렬 데이터를 병렬화하여 상기 일측으로 출력하는 제2 병렬화부를 포함하는 하위 직병렬화부를 포함하며,상기 제1 및 제2 병렬 데이터는 동시에 직렬화되며, 상기 제1 및 제2 직렬 데이터는 동시에 병렬화되는 저전압 차동 신호를 이용한 링크 장치
|
2 |
2
제1항에 있어서,상기 제1 및 제2 병렬 데이터와 상기 제1 및 제2 직렬 데이터는 18 비트의 데이터인 저전압 차동 신호를 이용한 링크 장치
|
3 |
3
제2항에 있어서,상기 제1 병렬 데이터는 클럭 복원 관련 테스트 데이터 및 상위 소정 비트의 송신 데이터 중 하나와 제1 제어 데이터를 포함하고,상기 제2 병렬 데이터는 상기 테스트 데이터 및 하위 소정 비트의 송신 데이터 중 하나와 제2 제어 데이터를 포함하며,상기 제1 직렬 데이터는 상기 테스트 데이터 및 상위 소정 비트의 수신 데이터 중 하나와 제3 제어 데이터를 포함하고,상기 제2 직렬 데이터는 상기 테스트 데이터 및 하위 소정 비트의 수신 데이터 중 하나와 제4 제어 데이터를 포함하는 저전압 차동 신호를 이용한 링크 장치
|
4 |
4
제3항에 있어서,상기 각 상위/하위 송신/수신 데이터는 16비트의 데이터인 저전압 차동 신호를 이용한 링크 장치
|
5 |
5
제4항에 있어서,상기 테스트 데이터 또는 상기 상위 소정 비트의 송신 데이터를 상기 제1 직렬화부로 출력하는 상위 송신 다중화부;상기 테스트 데이터 또는 상기 하위 소정 비트의 송신 데이터를 상기 제2 직렬화부로 출력하는 하위 송신 다중화부;상기 제1 병렬화부의 출력 데이터 중 상기 상위 소정 비트의 수신 데이터 및 상기 제3 제어 데이터의 일부를 저장하고 출력하는 상위 선입선출부;상기 제2 병렬화부의 출력 데이터 중 상기 하위 소정 비트의 수신 데이터를 저장하고 출력하는 하위 선입선출부;상기 상위 소정 비트의 수신 데이터 및 상기 제2 제어 데이터의 일부를 상기 상위 선입선출부로 출력하는 상위 수신 역다중화부;상기 하위 소정 비트의 수신 데이터를 상기 하위 선입선출부로 출력하는 하위 수신 역다중화부;상기 상위 선입선출부 및 상기 하위 선입선출부로부터 출력되는 데이터를 저장하고 출력하는 최종 선입선출부; 및상기 상위/하위 송신 다중화부, 상위/하위 선입선출부, 상위/하위 수신 역다중화부 및 최종 선입선출부를 제어하는 링크 제어부를 더 포함하는 저전압 차동 신호를 이용한 링크 장치
|
6 |
6
제5항에 있어서,상기 최종 선입선출부에 저장되는 제어 데이터는 프레임의 마지막을 나타내는 EoF(End of Frame) 플래그 데이터인 저전압 차동 신호를 이용한 링크 장치
|
7 |
7
제6항에 있어서,상기 제1 제어 데이터는 상기 상위 송신 다중화부의 출력이 상기 송신 데이터인지를 나타내는 유효 데이터 및 상기 EoF(End of Frame) 플래그 데이터를 포함하고,상기 제2 제어 데이터는 상기 제1 병렬화부의 출력이 상기 수신 데이터인지를 나타내는 유효 데이터 및 상기 EoF 플래그 데이터를 포함하며,상기 제3 제어 데이터는 상기 하위 송신 다중화부의 출력이 상기 송신 데이터인지를 나타내는 유효 데이터 및 상기 최종 선입선출부의 메모리 상태를 알려주는 풀 플래그 데이터를 포함하고,상기 제4 제어 데이터는 상기 제2 병렬화부의 출력이 상기 수신 데이터인지를 나타내는 유효 데이터 및 상기 타측으로부터 데이터 송신 중단을 알리는 풀 플래그 데이터를 포함하는 저전압 차동 신호를 이용한 링크 장치
|
8 |
8
제7항에 있어서,상기 링크 제어부는 상기 제3 및 제4 데이터의 상기 유효 데이터에 기초하여 상기 상위/하위 선입선출부를 각각 제어하는 저전압 차동 신호를 이용한 링크 장치
|
9 |
9
제7항에 있어서,상기 링크 제어부는 상기 최종 선입선출부의 메모리 상태에 기초하여 상기 타측으로 상기 풀 플래그 데이터를 전송하는 저전압 차동 신호를 이용한 링크 장치
|
10 |
10
제3항 내지 제9항 중 어느 한 항에 있어서,상기 클럭 복원 관련 테스트 데이터는 클럭 복원에 사용되는 클럭 복원용 테스트 데이터 및 클럭 복원 상태를 전송하는 상태 전송용 테스트 데이터를 포함하는 저전압 차동 신호를 이용한 링크 장치
|
11 |
11
제10항에 있어서,상기 링크 제어부는 상기 제1 및 제2 병렬화부의 클럭 복원 상태에 기초하여 상기 상태 전송용 테스트 데이터를 상기 제1 및 제2 직렬화부로 출력하는 저전압 차동 신호를 이용한 링크 장치
|
12 |
12
제11항에 있어서,상기 링크 제어부는 상기 타측으로부터 상기 상태 전송용 테스트 데이터의 수신 여부에 따라 상기 제1 및 제2 직렬화부로 각각 상기 상위 및 하위 소정 비트의 송신 데이터를 출력하는 저전압 차동 신호를 이용한 링크 장치
|