| 1 |
1
표면에 하나 이상의 단차가 있는 반도체 기판을 준비하는 단계와,상기 반도체 기판의 상부에 자기 정렬 마스크(self aligned hard mask)를 형성하는 단계와,상기 자기 정렬 마스크를 통해 노출된 단차를 식각 공정을 통해 제거하는 단계와, 상기 식각 공정 후 상기 자기 정렬 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 2 |
2
제1항에 있어서, 상기 반도체 기판으로 Si, SiGe, Ge, SOI, SGOI, SiC, GaAs 또는 InP 등을 사용하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 3 |
3
제1항에 있어서, 상기 자기 정렬 마스크로는 HSQ (Hydrogen Silsesquioxane), SOG(Spin On Glass), PSQ(Phenyl Silsesquioxane) 또는 BPSG(Boro Phospho Silicate Glass) 등을 사용하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 4 |
4
제3항에 있어서, 상기 자기 정렬 마스크의 형성 단계는 상기 자기 정렬 마스크 물질을 스핀 코팅방식을 통해 코팅하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 5 |
5
제4항에 있어서, 상기 반도체 기판에 코팅된 자기 정렬 마스크를 25 ~1000℃ 에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 6 |
6
제1항에 있어서, 상기 식각 공정으로 RIE (Reactive Ion Etching), MERIE (Magnetically Enhanced RIE), ICP (Inductively Coupled Plasma), TCP (Transformer Coupled Plasma) 또는 ECR (Electron Cyclotron Resonance) 등의 건식 식각 공정을 사용하며, 식각 가스로는 CF4, SF6, Cl2, 또는 HBr 등을 사용하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 7 |
7
제1항에 있어서, 상기 자기 정렬 마스크를 제거하는 단계는 불산이 함유된 희석 HF 용액이나 BOE (Buffered Oxide Etchant)를 사용하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 8 |
8
제1항에 있어서, 상기 반도체 기판은 기판 표면뿐만 아니라 기판 자체에도 단차가 있는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 9 |
9
제1항 또는 제8항에 있어서, 상기 자기 정렬 마스크를 형성하는 단계는,상기 자기 정렬 마스크를 형성한 후에 상기 반도체 기판의 표면에 있는 단차 중 일부 단차만을 포함하는 영역에 대한 별도의 마스크를 형성하는 단계를 더 포함하고,상기 자기 정렬 마스크를 통해 노출된 단차를 식각 공정을 통해 제거하는 단계는 상기 별도의 마스크로 보호되지 않는 단차에 대해서만 적용되며,상기 식각 공정 후 상기 자기 정렬 마스크를 제거하는 단계는,상기 별도의 마스크를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 10 |
10
제9항에 있어서, 상기 별도의 마스크로는 HSQ, SOG, PSQ, BPSG, 포토레지스트 또는 전자선 레지스터(e-beam resistor) 등을 사용하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 11 |
11
제9항에 있어서,상기 별도의 마스크가 HSQ, SOG, PSQ 또는 BPSG 인 경우에는,불산이 함유된 희석 HF 용액이나 BOE(Buffered Oxide Etchant)를 사용하여 상기 별도의 마스크 및 상기 자기 정렬 마스크를 함께 제거하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
| 12 |
12
제9항에 있어서, 상기 별도의 마스크가 포토레지스트 또는 전자선 레지스터(e-beam resistor) 인 경우에는,유기용매 또는 황산과 과산화수소의 혼합용액으로 상기 별도의 마스크를 먼저 제거하고, 불산이 함유된 희석 HF 용액이나 BOE(Buffered Oxide Etchant)를 사용하여 상기 자기 정렬 마스크를 제거하는 것을 특징으로 하는 반도체 기판의 평탄화 방법
|
