1 |
1
실리콘 기판의 채널영역 상에 형성되어 상기 실리콘 기판과 쇼트키 접합을 형성하는 게이트 전극; 및상기 게이트 전극의 양측으로 노출되는 상기 실리콘 기판 내에 형성된 소오스 및 드레인 영역을 포함하는 쇼트키 장벽 관통 트랜지스터
|
2 |
2
제 1 항에 있어서, 상기 게이트 전극은 전이금속 또는 희토류금속으로 이루어진 금속막으로 형성되거나, 상기 금속막과 상기 실리콘 기판이 결합된 금속실리사이드로 형성된 쇼트키 장벽 관통 트랜지스터
|
3 |
3
제 1 항에 있어서, 상기 소오스 및 드레인 영역은 금속실리사이드로 형성된 쇼트키 장벽 관통 트랜지스터
|
4 |
4
제 1 항에 있어서, 상기 소오스 및 드레인 영역은 전이금속 또는 희토류금속으로 이루어진 금속막과 상기 실리콘 기판이 결합된 금속실리사이드로 형성된 쇼트키 장벽 관통 트랜지스터
|
5 |
5
제 1 항에 있어서, 상기 실리콘 기판은 SOI(Silicon On Insulator) 기판 또는 벌크 기판으로 형성된 쇼트키 장벽 관통 트랜지스터
|
6 |
6
제 5 항에 있어서, 상기 SOI 기판은, 기계적인 지지를 위한 지지기판;상기 지지기판 상에 형성된 매립 산화층; 및상기 매립 산화층 상에 형성된 실리콘층을 포함하는 쇼트키 장벽 관통 트랜지스터
|
7 |
7
제 6 항에 있어서, 상기 소오스 및 드레인 영역은 저부가 상기 매립 산화층의 상부에 닿도록 형성된 쇼트키 장벽 관통 트랜지스터
|
8 |
8
제 1 항에 있어서, 상기 게이트 전극의 양측벽에 형성된 스페이서를 더 포함하는 쇼트키 장벽 관통 트랜지스터
|
9 |
9
제 8 항에 있어서, 상기 소오스 및 드레인 영역은 상기 스페이서에 의해 정렬되어 상기 기판 내에 형성된 쇼트키 장벽 관통 트랜지스터
|
10 |
10
실리콘 기판의 채널영역 상에 상기 실리콘 기판과 쇼트키 접합을 이루는 게이트 전극을 형성하는 단계; 상기 게이트 전극의 양측벽에 스페이서를 형성하는 단계; 및상기 스페이서의 양측으로 노출되는 상기 실리콘 기판 내에 소오스 및 드레인 영역을 형성하는 단계를 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
11 |
11
제 10 항에 있어서, 상기 게이트 전극을 형성하는 단계는,상기 실리콘 기판 상에 금속막을 증착하는 단계; 및상기 채널영역 상에만 잔류되도록 상기 금속막을 식각하는 단계를 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
12 |
12
제 11 항에 있어서, 상기 금속막을 식각하는 단계 후, 열처리 공정을 실시하여 잔류되는 금속막과 상기 실리콘 기판을 반응시켜 금속실리사이드를 형성하는 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
13 |
13
제 12 항에 있어서, 상기 금속실리사이드를 형성하는 단계 후, 상기 잔류된 금속막 중 상기 실리콘 기판과 반응하지 않는 금속막을 제거하는 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
14 |
14
제 11 항에 있어서, 상기 소오스 및 드레인 영역을 형성하는 단계는, 상기 스페이서를 포함하는 상기 기판 상에 금속막을 증착하는 단계; 및열처리 공정을 실시하여 상기 금속막과 상기 실리콘 기판을 반응시켜 금속실리사이드를 형성하는 단계를 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
15 |
15
제 14 항에 있어서, 상기 금속실리사이드를 형성하는 단계 후, 상기 금속막 중 상기 실리콘 기판과 반응하지 않는 금속막을 제거하는 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
16 |
16
제 10 항에 있어서, 상기 실리콘 기판은 SOI(Silicon On Insulator) 기판 또는 벌크 기판으로 이루어진 쇼트키 장벽 관통 트랜지스터 제조방법
|
17 |
17
제 16 항에 있어서, 상기 SOI 기판은, 기계적인 지지를 위한 지지기판;상기 지지기판 상에 형성된 매립 산화층; 및상기 매립 산화층 상에 형성된 실리콘층을 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
18 |
18
제 17 항에 있어서, 상기 소오스 및 드레인 영역을 형성하는 단계는 저부가 상기 매립 산화층의 상부에 닿도록 형성하는 쇼트키 장벽 관통 트랜지스터 제조방법
|