| 1 |
1
캐소드 판과 아노드 판이 진공 패키징된 전계 방출 디스플레이에 있어서, 상기 캐소드 판 상에 설치되고, 다수개의 서브-스캔 세트의 신호선을 구성하며 스캔 신호가 입력되는 복수의 신호선과 데이터 신호가 입력되는 복수의 신호선에 의해 각각 정의되는 복수의 픽셀;상기 복수의 픽셀 각각에 설치되는 복수의 제어 트랜지스터; 및 상기 복수의 제어 트랜지스터 각각의 드레인 전극에 캐소드 또는 게이트가 연결된, 게이트를 가지는 복수의 전계 에미터를 포함하되, 동일한 서브-스캔 세트에 속하는 전계 에미터의 게이트는 상기 서브-스캔 세트 각각의 전계 에미터 공통 전극에 연결되며, 상기 서브-스캔 세트의 개수만큼의 펄스를 갖는 펄스 전압이 상기 전계 에미터 공통 전극을 통하여 인가되는전계 방출 디스플레이
|
| 2 |
2
제 1항에 있어서, 상기 펄스 전압은, 상기 서브-스캔 세트에 인가되는 상기 스캔 신호의 시간보다 긴전계 방출 디스플레이
|
| 3 |
3
제 1항 또는 제 2항에 있어서, 상기 펄스 전압의 높은 전압 레벨은 상기 각 픽셀에 속하는 전계 에미터로부터 디스플레이 휘도 확보에 요구되는 전계 방출 전류를 유도할 수 있을 만큼 높고, 상기 펄스 전압의 낮은 전압 레벨은 상기 전계 에미터로부터 전계 방출 전류가 충분히 억제될 수 있을 만큼 낮은전계 방출 디스플레이
|
| 4 |
4
제 1항에 있어서, 상기 스캔 신호가 전압 형태인 경우 상기 제어 트랜지스터의 게이트로 인가되며, 상기 스캔 신호가 전류 형태인 경우 상기 제어 트랜지스터의 소스 전극으로 인가되는 전계 방출 디스플레이
|
| 5 |
5
제1항에 있어서, 상기 디스플레이의 계조는 상기 데이터 신호의 진폭 또는 펄스 폭을 변화시켜 표현하는 것을 특징으로 하는 전계 방출 디스플레이
|
| 6 |
6
제1항에 있어서, 상기 제어 트랜지스터는 박막 트랜지스터로 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|
| 7 |
7
제6항에 있어서, 상기 제어 트랜지스터는 박막 트랜지스터와 고전압 박막 트랜지스터가 직렬 연결된 다수 개의 박막 트랜지스터로 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|
| 8 |
8
제6항 또는 제7항에 있어서, 상기 박막 트랜지스터의 활성층은 비정질 실리콘, 마이크로 결정 실리콘, 다결정 실리콘, 넓은 밴드갭을 갖는 ZnO를 포함한 반도체, 및 유기 반도체로 이루어진 그룹에서 선택되는 하나의 반도체 박막으로 이루어지는 것을 특징으로 하는 전계 방출 디스플레이
|
| 9 |
9
제1항에 있어서, 상기 전계 에미터는 다이아몬드, 다이아몬드상 카본, 카본 나노튜브, 카본 나노파이버으로 이루어진 그룹에서 선택되는 적어도 하나의 카본 물질로 이루어지는 것을 특징으로 하는 전계 방출 디스플레이
|
