| 1 |
1
애노드가 전원전압단에 연결되는 포토 다이오드; 및베이스가 상기 포토 다이오드의 캐소드에 연결되며, 콜렉터가 상기 포토 다이오드의 애노드 및 상기 전원전압단에 연결되며, 에미터로 증폭된 검출 신호를 생성하는 헤테로-정션 바이폴라 트랜지스터를 포함하는 이미지 센서
|
| 2 |
2
애노드가 전원전압단에 연결되는 포토 다이오드; 베이스가 상기 포토 다이오드의 캐소드에 연결되며, 콜렉터가 상기 포토 다이오드의 애노드 및 상기 전원전압단에 연결되며, 에미터로 증폭된 검출 신호를 생성하는 바이폴라 트랜지스터;게이트에 인가되는 리셋 신호에 따라 상기 바이폴라 트랜지스터의 에미터를 접지전압단에 연결시키기 위한 리셋 피모스트랜지스터; 및게이트에 인가되는 셀렉트 신호에 따라 상기 바이폴라 트랜지스터의 에미터 신호를 외부로 전달하기 위한 셀렉트 피모스트랜지스터를 포함하는 이미지 센서
|
| 3 |
3
제1항 또는 제2항에 있어서, 상기 포토 다이오드의 캐소드를 이루는 표면 p층은, 상기 헤테로-정션 바이폴라 트랜지스터의 베이스의 역할을 겸하는 것을 특징으로 하는 이미지 센서
|
| 4 |
4
제1항 또는 제2항에 있어서, 상기 포토 다이오드의 애노드를 이루는 내부 n층은, 상기 헤테로-정션 바이폴라 트랜지스터의 서브콜렉터의 역할을 겸하는 것을 특징으로 하는 이미지 센서
|
| 5 |
5
제3항에 있어서, 상기 표면 p층은,보론(B)이 5x1018/cm3 내지 8x1018/cm3으로 도핑되고, 두께가 100Å 내지 150Å인 것을 특징으로 하는 이미지 센서
|
| 6 |
6
제3항에 있어서, 상기 표면 p층은, p+ SiGe이나 p+ SiGeC의 박막 에피층 혹은 박막폴리층으로 이루어진 것을 특징으로 하는 이미지 센서
|
| 7 |
7
(a0) Si 웨이퍼를 형성하는 단계;(a) 상기 Si 웨이퍼상에 헤테로-정션 바이폴라 트랜지스터의 서브 콜렉터를 형성하는 단계;(b) 상기 서브 콜렉터상에 Si 에피층을 형성하는 단계;(c) 상기 Si 에피층 내에 헤테로-정션 바이폴라 트랜지스터의 콜렉터 및 CMOS 트랜지스터의 웰을 형성하는 단계; (e) 상기 CMOS 트랜지스터의 게이트 절연막 및 게이트층을 형성하는 단계;(f) 상기 헤테로-정션 바이폴라 트랜지스터의 베이스를 형성하는 단계;(g) 상기 CMOS 트랜지스터의 게이트를 형성하는 단계;(i) 상기 헤테로-정션 바이폴라 트랜지스터의 에미터를 형성하는 단계; 및(j) 상기 CMOS 트랜지스터의 소스 및 드레인을 형성하는 단계를 포함하는 이미지 센서의 제조 방법
|
| 8 |
8
제7항에 있어서, 상기 헤테로-정션 바이폴라 트랜지스터는, SiGe이 기본 재질인 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 9 |
9
제7항에 있어서, 상기 헤테로-정션 바이폴라 트랜지스터의 서브콜렉터 일부가 포토 다이오드의 애노드를 이루는 내부 n층으로 기능하며, 상기 헤테로-정션 바이폴라 트랜지스터의 베이스 일부가 포토 다이오드의 캐소드를 이루는 표면 p층으로 기능하는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 10 |
10
제7항에 있어서, 상기 (c) 단계 이후 (e) 단계 이전에,(d) 상기 서브 콜렉터에 연결되는 플러그 형성 영역을 획정하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 11 |
11
제7항에 있어서, 상기 (g) 단계 이후 (i) 단계 이전에,(h) 상기 CMOS 트랜지스터의 소스 및 드레인 형성 지역을 사전 도핑하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 12 |
12
제7항에 있어서, 상기 (j) 단계 이후,(k) 배선하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 13 |
13
제7항에 있어서, 상기 (a) 단계에서는,서브 콜렉터 형성 지역에 대한 이온주입후, 열확산이 수행되는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 14 |
14
제7항에 있어서, 상기 (b) 단계 이후 (c) 단계 이전에,트랜치 구조물을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 15 |
15
제7항에 있어서, 상기 (c) 단계에서는, 상기 콜렉터 및 PMOS 웰의 형성 지역에는 인을 주입하고,NMOS 웰의 형성 지역에는 인을 주입하는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 16 |
16
제7항에 있어서, 상기 (e) 단계에서는,게이트 절연막으로서 게이트 산화막을 형성하고,게이트층으로서 폴리실리콘층을 증착하는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 17 |
17
제7항에 있어서, 상기 (f) 단계는,(f1) 상기 헤테로-정션 바이폴라 트랜지스터의 베이스가 형성되는 영역의 상기 게이트 절연막 및 게이트층을 제거하는 단계; (f2) 상기 단계 결과물상에 베이스 에피층을 성장하는 단계; 및(f3) 상기 베이스 에피층을 패터닝하여 베이스를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 18 |
18
제17항에 있어서, 상기 (f3) 단계는,상기 베이스 에피층을 패터닝과 동시에 상기 게이트 절연막 및 게이트층을 패터닝하여, 상기 (g) 단계와 동시에 수행되는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 19 |
19
제11항에 있어서, 상기 (h) 단계에서는, 이온 주입법으로 낮은 농도의 도핑이 수행되는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 20 |
20
제7항에 있어서, 상기 (i) 단계는,(i1) 에미터와 베이스 사이의 테두리 절연막을 형성하는 단계; 및(i2) 폴리실리콘으로 에미터를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법
|
| 21 |
21
제7항에 있어서, 상기 (j) 단계는,(j1) 게이트 측벽 절연막을 형성하는 단계; 및(j2) 이온 주입법으로 고농도의 도핑을 수행하여 소스 및 드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법
|
