맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

ＡＥＳ 암복호화 장치 및 암복호화 방법

  • 기술번호 : KST2015083066
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 AES 암복호화 장치 및 암복호화 방법을 제공한다. 본 발명의 AES 암복호화 장치는 하나의 S-box를 이용하여 서브바이트 연산을 수행하고, 서브바이트 연산과 병렬로 믹스컬럼 연산을 수행하고, 4바이트 단위로 키 확장 연산을 수행한다. 따라서 본 발명의 AES 암복호화 장치 및 방법에 의해 RFID/USN과 같이 자원 제약이 있는 환경에서 최소한의 하드웨어를 이용하여 저전력/저면적이면서 높은 성능으로 연산을 수행하고, 암호화 연산과 복호화 연산을 모두 수행할 수 있다. AES, 암복호, 서브바이트, 믹스컬럼
Int. CL H04L 9/06 (2006.01) H04L 9/28 (2006.01) H04L 9/00 (2006.01) H04L 9/14 (2006.01)
CPC H04L 9/0631(2013.01) H04L 9/0631(2013.01) H04L 9/0631(2013.01)
출원번호/일자 1020070081452 (2007.08.13)
출원인 한국전자통신연구원
등록번호/일자 10-0922728-0000 (2009.10.14)
공개번호/일자 10-2008-0052291 (2008.06.11) 문서열기
공고번호/일자 (20091022) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020060122605   |   2006.12.05
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.08.13)
심사청구항수 38

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최용제 대한민국 대전 유성구
2 김호원 대한민국 대전 유성구
3 정교일 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 리앤목특허법인 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 (주)예사싱크 서울특별시 성동구
2 박민경 경기도 의왕시 백운중앙로 **,
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2007.08.13 수리 (Accepted) 1-1-2007-0586304-07
2 선행기술조사의뢰서
Request for Prior Art Search		 2008.03.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2008.04.16 수리 (Accepted) 9-1-2008-0024192-31
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
5 등록결정서
Decision to grant		 2009.09.02 발송처리완료 (Completion of Transmission) 9-5-2009-0368434-92
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
복수의 라운드를 반복 수행하여 입력 데이터를 암복호화하는 AES(Advanced Encryption Standard) 암복호화 장치에 있어서, 소정의 제어 신호에 따라 각 라운드별로 선별된 상기 입력 데이터 또는 피드백 데이터를 저장하는 데이터 레지스터; 및 상기 데이터 레지스터에 저장된 데이터와 매 라운드마다 입력되는 라운드 키를 매 라운드마다 정해진 연산 순서에 따라 소정 바이트 단위로 논리 연산하여 상기 입력 데이터를 AES 암호화 또는 복호화하는 연산부;를 포함하는 것을 특징으로 하는 AES 암복호화 장치
2 2
제1항에 있어서, 상기 데이터 레지스터는 상기 입력 데이터 또는 피드백 데이터의 메모리 어드레스를 변환하여 저장하는 것을 특징으로 하는 AES 암복호화 장치
3 3
제1항에 있어서, 상기 연산부는, 암호화 시에 상기 데이터 레지스터에 저장된 데이터와 암호화 라운드 키를 XOR 연산하는 제1 XOR 연산부; 라운드 키 확장 시에 입력되는 라운드 키 및 암호화 시에 상기 제1 XOR 연산부의 출력 데이터를 서브바이트 연산하고, 복호화 시에 상기 서브바이트 연산된 데이터를 역 서브바이트 연산하는 서브바이트 연산부; 암호화 시에 상기 서브바이트 연산된 데이터를 믹스컬럼 연산하고, 복호화 시에 상기 믹스컬럼 연산된 데이터를 역 믹스컬럼 연산하는 믹스컬럼 연산부; 복호화 시에 상기 역 서브바이트 연산된 데이터와 상기 복호화 라운드 키를 XOR 연산하는 제2 XOR 연산부; 및 상기 각 연산부 및 상기 데이터 레지스터의 입력 데이터를 각 라운드별로 선별하는 다수의 다중화기;를 포함하는 것을 특징으로 하는 AES 암복호화 장치
4 4
제3항에 있어서, 상기 다중화기는, 암호화 시에 상기 제1 XOR 연산부의 출력 데이터를 선택하고, 복호화 초기 라운드 시에 상기 데이터 레지스터의 출력을 선택하고, 복호화 반복 라운드 시에 상기 역 믹스컬럼 연산된 믹스컬럼 연산부의 출력 데이터를 선택하고, 키 확장시에 상기 라운드 키 확장을 위해 입력되는 라운드 키를 선택하는 제1 다중화기; 암호화 초기 라운드 및 반복 라운드 시에 상기 서브바이트 연산된 서브바이트 연산부의 출력 데이터를 선택하고, 복호화 반복 라운드 시에 상기 데이터 레지스터의 출력 데이터를 선택하는 제2 다중화기; 및 암호화 마지막 라운드 시에 상기 서브바이트 연산된 서브바이트 연산부의 출력 데이터를 선택하고, 복호화 시에 상기 제2 XOR 연산부의 출력 데이터를 선택하는 제3 다중화기;를 포함하는 것을 특징으로 하는 AES 암복호화 장치
5 5
제3항에 있어서, 상기 서브바이트 연산부는, 상기 제1 XOR 연산부의 출력 데이터를 역 어핀 변환하는 역 어핀 변환부; 암호화 시에 상기 제1 XOR 연산부의 출력 데이터를 선택하고, 복호화 시에 상기 역 어핀 변환부의 출력 데이터를 선택하는 제4 다중화기; 상기 제4 다중화기의 출력 데이터를 서브바이트 연산 또는 역 서브바이트 연산하는 S 박스; 암호화 시에 상기 S 박스의 출력 데이터를 어핀 변환하는 어핀 변환부; 및 암호화 시에 상기 어핀 변환부의 출력 데이터를 선택하고, 복호화 시에 상기 역 서브바이트 연산된 S 박스의 출력 데이터를 선택하는 제5 다중화기;를 포함하는 것을 특징으로 하는 AES 암복호화 장치
6 6
제5항에 있어서, 상기 S 박스는 로직 게이트로 구현되고, 상기 S 박스 연산 횟수에 의해 전체 연산 시간이 결정되는 것을 특징으로 하는 AES 암복호화 장치
7 7
제5항에 있어서, 상기 서브바이트 연산부는, 상기 역 어핀 변환부의 입력에 위치하고, 소정의 제어 신호 데이터와 상기 제1 XOR 연산부의 출력 데이터를 앤드(and) 연산하는 제1 앤드 연산부; 및 상기 S 박스의 출력과 상기 어핀 변환부의 입력 사이에 위치하고, 상기 제어 신호 데이터와 상기 S 박스의 출력 데이터를 앤드(and) 연산하는 제2 앤드 연산부;를 더 포함하는 것을 특징으로 하는 AES 암복호화 장치
8 8
제3항에 있어서, 상기 믹스컬럼 연산부는, 순차적으로 입력되는 데이터를 쉬프트하며 각각 저장하는 네 개의 제1 레지스터; 상기 제1 레지스터에 저장된 첫 번째 내지 네 번째 데이터를 암호화 또는 복호화 여부에 따라 소정 방법으로 임시 저장하는 다수의 제2 레지스터; 상기 첫 번째 내지 네 번째 데이터를 누적하면서 XOR 연산한 중간 결과를 저장하는 제3 레지스터; 상기 첫 번째 내지 네 번째 데이터의 XOR 연산 최종 결과를 저장하는 제4 레지스터; 암호화 또는 복호화 여부에 따라 상기 레지스터들 중 선택된 레지스터에 저장된 데이터를 소정 횟수 xtime 연산하는 xtime 연산부; 및 암호화 또는 복호화 여부에 따라 상기 각 레지스터 및 상기 xtime 연산부에 저장된 데이터를 선택하여 XOR 연산하는 다수의 XOR 연산기;를 포함하는 것을 특징으로 하는 AES 암복호화 장치
9 9
제3항에 있어서, 상기 믹스컬럼 연산부는, 암호화 시에 순차적으로 입력되는 데이터가 a0, a1, a2, a3일 때, 다음과 같은 연산식에 의해 믹스컬럼 연산된 데이터 b0, b1, b2, b3를 생성하고, 복호화 시에 순차적으로 입력되는 상기 믹스컬럼 연산된 데이터 b0, b1, b2, b3는, 다음과 같은 연산식에 의해 역 믹스컬럼 연산된 데이터 a0, a1, a2, a3를 생성하는 것을 특징으로 하는 AES 암복호화 장치:
10 10
제1항에 있어서, 상기 데이터 레지스터로 입력되는 입력 데이터 및 피드백 데이터 중 하나를 암호화 또는 복호화 신호에 따라 선택하는 제6 다중화기;를 더 포함하는 것을 특징으로 하는 AES 암복호화 장치
11 11
제1항에 있어서, 상기 라운드 키를 상기 연산부에 제공하고, 매 라운드 종료 후 키 확장 연산을 수행하는 키 스케쥴링부;를 더 포함하는 것을 특징으로 하는 AES 암복호화 장치
12 12
제11항에 있어서, 상기 키 스케쥴링부는, 서브바이트 연산된 라운드 키와 XOR 연산될 라운드 상수를 생성하는 라운드 상수부; 및 상기 서브바이트 연산된 라운드 키와 상기 라운드 상수를 XOR 연산하는 제3 XOR 연산부; 및 상기 XOR 연산된 키를 이용하여 다음 라운드 키를 업데이트하고, 서브바이트 연산을 위해 상기 다음 라운드 키를 출력하는 키 레지스터;를 포함하는 것을 특징으로 하는 AES 암복호화 장치
13 13
제12항에 있어서, 상기 키 레지스터는, 상기 라운드 키 및 상기 라운드 키의 중간 연산 결과를 저장하는 다수의 제1 키 레지스터; 상기 제1 키 레지스터들의 입출력 데이터를 선별하는 다수의 다중화기; 상기 제1 키 레지스터들의 출력 데이터와 상기 제3 XOR 연산부의 출력 데이터를 XOR 연산하여 다음 라운드 키를 업데이트하는 다수의 제4 XOR 연산부; 및 암호화 또는 복호화 시에 매 라운드마다 상기 라운드 키를 출력하고, 키 확장 시에 상기 다음 라운드 키를 업데이트 전에 임시 저장한 후 출력하는 출력 제어기;를 포함하는 것을 특징으로 하는 AES 암복호화 장치
14 14
제13항에 있어서, 상기 출력 제어기는 마지막 어드레스 값을 갖는 라운드 키부터 출력하고, 상기 제4 XOR 연산부는 상기 출력된 라운드 키의 서브바이트 연산 결과를 이용하여 4개의 다음 라운드 키를 업데이트하는 것을 특징으로 하는 AES 암복호화 장치
15 15
복수의 라운드를 반복 수행하여 입력 데이터를 암호화하는 AES(Advanced Encryption Standard) 암호화 방법에 있어서, (a) 소정의 제어 신호에 따라 각 라운드별로 선별된 상기 입력 데이터 또는 피드백 데이터를 저장하는 단계; 및 (b) 상기 저장된 데이터와 매 라운드마다 입력되는 암호화 라운드 키를 매 라운드마다 정해진 연산 순서에 따라 소정 바이트 단위로 논리 연산하여 상기 입력 데이터를 AES 암호화하는 단계;를 포함하는 것을 특징으로 하는 AES 암호화 방법
16 16
제15항에 있어서, 상기 입력 데이터 또는 피드백 데이터는 메모리 어드레스가 변환되어 저장되는 것을 특징으로 하는 AES 암호화 방법
17 17
제15항에 있어서, 상기 (b) 단계는, (b1) 상기 입력 데이터와 상기 암호화 라운드 키를 XOR 연산하고, 상기 XOR 연산된 데이터를 서브바이트 연산하고, 상기 서브바이트 연산된 데이터를 믹스컬럼 연산하여 초기 라운드 암호화를 수행하는 단계; (b2) 상기 초기 라운드 암호화 수행된 피드백 데이터와 상기 암호화 라운드 키를 XOR 연산하고, 상기 XOR 연산된 데이터를 서브바이트 연산하고, 상기 서브바이트 연산된 데이터를 믹스컬럼 연산하여 반복 라운드 암호화를 수행하는 단계; (b3) 상기 반복 라운드 암호화 수행된 피드백 데이터와 상기 암호화 라운드 키를 XOR 연산하고, 상기 XOR 연산된 데이터를 서브바이트 연산하여 마지막 라운드 암호화를 수행하는 단계; 및 (b4) 상기 마지막 라운드 암호화 수행된 데이터를 상기 암호화 라운드 키와 XOR 연산하고, 상기 XOR 연산된 암호화 데이터를 어드레스 변환 후 출력하는 단계;를 포함하는 것을 특징으로 하는 AES 암호화 방법
18 18
제17항에 있어서, 매 라운드 종료 후 키 확장 연산을 수행하는 단계;를 더 포함하는 것을 특징으로 하는 AES 암호화 방법
19 19
제18항에 있어서, 상기 키 확장 연산과 동시에 잔여 데이터에 대한 믹스컬럼 연산이 수행되는 것을 특징으로 하는 AES 암호화 방법
20 20
제17항에 있어서, 상기 (b1) 내지 (b3) 단계의 서브바이트 연산은 상기 XOR 연산된 데이터를 S 박스에 의해 서브바이트 연산하는 단계; 및 상기 S 박스의 출력 데이터를 어핀 변환하는 단계;를 포함하는 것을 특징으로 하는 AES 암호화 방법
21 21
제18항에 있어서, 상기 (b1) 내지 (b3) 단계의 서브바이트 연산은, 제어 신호 데이터와 상기 S 박스의 출력 데이터를 앤드(and) 연산하는 단계;를 더 포함하는 것을 특징으로 하는 AES 암호화 방법
22 22
제17항에 있어서, 상기 (b1) 내지 (b2) 단계의 믹스컬럼 연산은, 암호화 시에 순차적으로 입력되는 데이터가 a0, a1, a2, a3일 때, 다음과 같은 연산식에 의해 믹스컬럼 연산된 데이터 b0, b1, b2, b3를 생성하는 것을 특징으로 하는 AES 암호화 방법:
23 23
제22항에 있어서, 상기 입력 데이터 a0, a1, a2, a3는 쉬프트되며 제1 레지스터에 각각 저장되고, XOR 누적 연산되어 제2 레지스터에 저장되는 것을 특징으로 하는 AES 암호화 방법
24 24
제18항에 있어서, 상기 키 확장 수행 단계는, 상기 암호화 라운드 키를 서브바이트 연산을 위해 출력하는 단계; 상기 서브바이트 연산된 라운드 키와 XOR 연산될 라운드 상수를 생성하는 단계; 상기 서브바이트 연산된 라운드 키와 상기 라운드 상수를 XOR 연산하는 단계; 및 상기 XOR 연산된 라운드 키를 이용하여 다음 라운드 키를 업데이트하는 단계;를 포함하는 것을 특징으로 하는 AES 암호화 방법
25 25
제24항에 있어서, 상기 서브바이트 연산 단계는, 마지막 어드레스 값을 갖는 라운드 키부터 서브바이트 연산하는 단계;를 포함하고, 상기 업데이트 단계는, 상기 라운드 키의 서브바이트 연산 결과에 의해 4개의 다음 라운드 키를 업데이트하는 단계;를 포함하는 것을 특징으로 하는 AES 암호화 방법
26 26
제24항에 있어서, 상기 업데이트 단계 이전에, 상기 다음 라운드 키를 임시 저장하는 단계;를 포함하는 것을 특징으로 하는 AES 암호화 방법
27 27
복수의 라운드를 반복 수행하여 암호화된 입력 데이터를 복호화하는 AES(Advanced Encryption Standard) 복호화 방법에 있어서, (a) 소정의 제어 신호에 따라 각 라운드별로 선별된 상기 입력 데이터 또는 피드백 데이터를 저장하는 단계; 및 (b) 상기 저장된 데이터와 매 라운드마다 입력되는 복호화 라운드 키를 매 라운드마다 정해진 연산 순서에 따라 소정 바이트 단위로 논리 연산하여 상기 입력 데이터를 AES 복호화하는 단계;를 포함하는 것을 특징으로 하는 AES 복호화 방법
28 28
제27항에 있어서, 상기 입력 데이터 또는 피드백 데이터는 메모리 어드레스가 변환되어 저장되는 것을 특징으로 하는 AES 복호화 방법
29 29
제27항에 있어서, 상기 (b) 단계는, (b1) 상기 입력 데이터를 역 서브바이트 연산하고, 상기 역 서브바이트 연산된 데이터와 상기 복호화 라운드 키를 XOR 연산하여 초기 라운드 복호화를 수행하는 단계; 및 (b2) 상기 초기 라운드 복호화 수행된 피드백 데이터를 역 믹스컬럼 연산하고, 상기 역 믹스컬럼 연산된 데이터를 역 서브바이트 연산하고, 상기 역 서브바이트 연산된 데이터와 상기 복호화 라운드 키를 XOR 연산하여 반복 라운드 복호화를 수행하는 단계; 및 (b3) 상기 반복 라운드 복호화 수행된 복호화 데이터를 어드레스 변환 후 출력하는 단계;를 포함하는 것을 특징으로 하는 AES 복호화 방법
30 30
제29항에 있어서, 매 라운드 종료 후 키 확장 연산을 수행하는 단계;를 더 포함하는 것을 특징으로 하는 AES 복호화 방법
31 31
제29항에 있어서, 상기 키 확장 연산과 동시에 잔여 데이터에 대한 역 믹스컬럼 연산이 수행되는 것을 특징으로 하는 AES 복호화 방법
32 32
제29항에 있어서, 상기 (b1) 내지 (b2) 단계의 역 서브바이트 연산은, 상기 입력 데이터 또는 피드백 데이터를 역 어핀 변환하는 단계; 및 상기 역 어핀 변환된 데이터를 S 박스에 의해 역 서브바이트 연산하는 단계;를 포함하는 것을 특징으로 하는 AES 복호화 방법
33 33
제32항에 있어서, 상기 역 어핀 변환 단계 전에 제어 신호 데이터와 상기 입력 데이터 또는 피드백 데이터를 앤드(and) 연산하는 단계;를 더 포함하는 것을 특징으로 하는 AES 복호화 방법
34 34
제29항에 있어서, 상기 (b1) 내지 (b2) 단계의 역 믹스컬럼 연산은, 복호화 시에 순차적으로 입ㅇ력되는 데이터가 b0, b1, b2, b3일 때, 다음과 같은 연산식에 의해 역 믹스컬럼 연산된 데이터 a0, a1, a2, a3를 생성하는 것을 특징으로 하는 AES 복호화 방법:
35 35
제34항에 있어서, 상기 입력 데이터 b0, b1, b2, b3는 쉬프트되며 제1 레지스터에 각각 저장되고, XOR 누적 연산되어 제2 레지스터에 저장되는 것을 특징으로 하는 AES 복호화 방법
36 36
제30항에 있어서, 상기 키 확장 수행 단계는, 두 개의 복호화 라운드 키의 XOR 연산 결과를 서브바이트 연산하는 단계; 상기 서브바이트 연산 결과와 XOR 연산될 라운드 상수를 생성하는 단계; 상기 서브바이트 연산 결과와 상기 라운드 상수를 XOR 연산하는 단계; 및 상기 라운드 상수와 XOR 연산된 결과를 이용하여 다음 라운드 키를 업데이트하는 단계;를 포함하는 것을 특징으로 하는 AES 복호화 방법
37 37
제36항에 있어서, 상기 서브바이트 연산 단계는, 마지막 두 개의 어드레스 값을 갖는 라운드 키들을 XOR 연산한 결과부터 서브바이트 연산하는 단계;를 포함하고, 상기 업데이트 단계는, 상기 라운드 상수와 XOR 연산된 결과를 이용하여 4개의 다음 라운드 키를 업데이트하는 단계;를 포함하는 것을 특징으로 하는 AES 복호화 방법
38 38
제36항에 있어서, 상기 업데이트 단계 이전에, 상기 다음 라운드 키를 임시 저장하는 단계;를 더 포함하는 것을 특징으로 하는 AES 복호화 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 정보통신부 한국전자통신연구원 IT신성장동력핵심기술개발사업 안전한 RFID/USN을 위한 정보보호 기술 개발