| 1 |
1
기판;
상기 기판내에 형성된 제1도전형의 웰(well)층;
저에너지 이온 주입 공정을 통해 상기 제1도전형의 웰층내부에 형성된 애벌란시(Avalanche) 매몰층;
오토 도핑(auto doping)을 이용해 상기 애벌란시 매몰층에 형성된 실리콘 에피층;
상기 제1도전형의 웰층의 일부 표면으로부터 상기 애벌란시 매몰층 사이에 형성되어 p-n 접합(p-n junction)을 형성하는 제1도전형과 반대 도전형인 제2도전형의 도핑영역;
상기 제2도전형의 도핑영역 및 상기 제2도전형의 도핑영역과 이격된 위치의 상기 제1도전형의 웰층위에 각각 형성된 양전극 및 음전극; 및
상기 양전극과 음전극이 형성될 창을 제외한 전면에 형성된 산화막;
을 포함하는 실리콘 에피층을 이용한 CMOS 기반의 평판형 애벌란시 포토다이오드
|
| 2 |
2
제1항에 있어서,
상기 애벌란시 매몰층은 상기 제1도전형과 반대 도전형의 제2도전형의 불순물을 저에너지 이온 주입하여 형성되는 것을 특징으로 하는 실리콘 에피층을 이용한 CMOS 기반의 평판형 애벌란시 포토다이오드
|
| 3 |
3
삭제
|
| 4 |
4
제1도전형의 기판에 제1도전형의 웰(well)층을 형성하는 단계;
상기 제1도전형의 웰층내부에 저에너지 이온주입 공정을 통해 애벌란시 매몰층을 형성하기 위한 접합영역을 형성하는 단계;
상기 접합영역내에 오토 도핑(auto doping)에 의해 실리콘 에피층을 성장시켜 상기 실리콘 에피층의 상하면에 상기 애벌란시 매몰층을 형성하는 단계;
상기 제1도전형의 웰층의 일부 표면에 제1도전형과 반대 도전형인 제2도전형의 불순물을 이온주입하여 제2도전형의 도핑영역을 형성하는 단계; 및
상기 제2도전형의 도핑영역 및 상기 제2도전형의 도핑영역과 이격된 위치의 상기 제1도전형의 웰층위에 각각 양전극 및 음전극을 형성하는 단계;
를 포함하는 실리콘 에피층을 이용한 CMOS 기반의 평판형 애벌란시 포토다이오드 제조 방법
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
제4항에 있어서,
상기 애벌란시 매몰층을 형성하기 위한 접합영역을 형성하는 단계는 제1도전형과 반대 도전형인 제2도전형의 불순물을 이온주입하여 이루어지는 것을 특징으로 하는 실리콘 에피층을 이용한 CMOS 기반의 평판형 애벌란시 포토다이오드 제조 방법
|
| 8 |
8
제7항에 있어서,
상기 애벌란시 매몰층은 상기 실리콘 에피층의 성장에 의해 얇고 균일하게 형성되는 것을 특징으로 하는 실리콘 에피층을 이용한 CMOS 기반의 평판형 애벌란시 포토다이오드 제조 방법
|
| 9 |
9
제4항에 있어서,
상기 제2도전형의 도핑영역을 형성하는 단계 이전에, 상기 제1도전형의 웰층 전면에 산화막을 성장시키고, 상기 산화막에 포토 마스크 작업을 통하여 이온주입을 위한 창을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 에피층을 이용한 CMOS 기반의 평판형 애벌란시 포토다이오드 제조 방법
|
| 10 |
10
제4항에 있어서,
상기 양전극 및 상기 양전극과 이격된 위치에 음전극을 형성하는 단계 이전에, 소자 전면에 산화막을 성장시키고, 상기 산화막에 포토 마스크 작업을 통하여 상기 제2도전형의 도핑영역위와 상기 제1도전형의 웰층위에 정의된 창을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 에피층을 이용한 CMOS 기반의 평판형 애벌란시 포토다이오드 제조 방법
|
