| 1 |
1
삭제
|
| 2 |
2
알에프 신호를 증폭하는 증폭회로;
상기 증폭회로의 바이어스 전압을 제공하는 바이어스 전압 발생회로; 및
상기 증폭회로 및 상기 바이어스 전압 발생회로 사이에 연결되고, 상기 알에프 신호에 의해 상기 바이어스 전압이 영향을 받도록 결정된 저항값을 갖는 제 1 바이어스 저항을 포함하고,
상기 증폭회로는,
상기 바이어스 전압 및 상기 알에프 신호가 입력되는 게이트, 접지에 연결된 소스를 갖는 제 1 트랜지스터; 및
전원전압이 인가되는 드레인, 게이트 전압이 인가되는 게이트, 및 상기 제 1 트랜지스터의 드레인에 연결된 소스를 갖는 제 2 트랜지스터를 포함하되,
상기 바이어스 전압은 상기 제 1 트랜지스터가 포화 영역 상태에 있도록 하고, 상기 게이트 전압은 상기 제 2 트랜지스터가 포화 영역 상태에 있도록 하는 것을 특징으로 하는 알에프 증폭기
|
| 3 |
3
알에프 신호를 증폭하는 증폭회로;
상기 증폭회로의 바이어스 전압을 제공하는 바이어스 전압 발생회로; 및
상기 증폭회로 및 상기 바이어스 전압 발생회로 사이에 연결되고, 상기 알에프 신호에 의해 상기 바이어스 전압이 영향을 받도록 결정된 저항값을 갖는 제 1 바이어스 저항을 포함하고,
상기 바이어스 전압 발생회로는,
상기 제 1 바이어스 저항의 일단에 공통으로 연결된 드레인 및 게이트, 및 접지에 연결된 소스를 갖는 제 1 바이어스 트랜지스터;
기준 전압에 연결된 드레인, 및 상기 제 1 바이어스 저항의 상기 일단에 연결된 소스를 갖는 제 2 바이어스 트랜지스터; 및
상기 제 2 바이어스 트랜지스터의 게이트 및 상기 접지 사이에 연결된 로드를 포함하는 알에프 증폭기
|
| 4 |
4
제 3 항에 있어서,
상기 로드는,
상기 제 2 바이어스 트랜지스터의 상기 게이트에 공통으로 연결된 드레인 및 게이트를 갖는 제 3 바이어스 트랜지스터;
상기 제 3 바이어스 트랜지스터의 소스에 공통으로 연결된 드레인 및 게이트, 및 상기 접지에 연결된 소스를 갖는 제 4 바이어스 트랜지스터; 및
상기 기준 전압과 상기 제 3 바이어스 트랜지스터의 상기 드레인 사이에 연결된 제 2 바이어스 저항을 포함하는 알에프 증폭기
|
| 5 |
5
제 4 항에 있어서,
상기 로드는,
상기 제 2 바이어스 트랜지스터의 상기 게이트 및 상기 접지 사이에 연결되고, 해당 주파수에서 임피던스를 줄이는 기능을 수행하는 바이어스 커패시터를 포함하는 알에프 증폭기
|
