1 |
1
소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자; 및
구동 소자에 연결되어 상기 구동 소자로의 전력 공급을 제어하는 전력용 트랜지스터(power transistor);를 포함하고,
상기 MIT 소자가 상기 트랜지스터의 표면 혹은 발열 부분에 부착되고, 회로적으로는 상기 트랜지스터의 베이스 단자나 게이트 단자 또는 주변 회로에 연결되어,
상기 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 트랜지스터의 전류를 줄이거나 차단함으로써, 상기 트랜지스터의 발열을 방지하는 MIT 소자를 이용한 트랜지스터 발열제어 회로
|
2 |
2
제1 항에 있어서,
상기 트랜지스터는 NPN형 또는 PNP형 정션(junction) 트랜지스터인 것을 특징으로 하는 트랜지스터 발열제어 회로
|
3 |
3
제1 항에 있어서,
상기 트랜지스터는 MOS 트랜지스터인 것을 특징으로 하는 트랜지스터 발열제어 회로
|
4 |
4
제1 항에 있어서,
상기 트랜지스터는 상기 베이스 단자로 입사되는 빛을 이용하는 포토 다이오드 혹은 포토 트랜지스터, 포토 릴레이, 및 포토 SCR(silicon controlled rectifier) 중 어느 하나를 포함하는 것을 특징으로 하는 트랜지스터 발열 제어회로
|
5 |
5
제1 항에 있어서,
상기 트랜지스터는 IGBT, SCR, 트라이악(Triac), 고전력용 LED(Light Emitting Diode) 및 다이오드 중 어느 하나를 포함하는 것을 특징으로 하는 트랜지스터 발열 제어회로
|
6 |
6
제1 항에 있어서,
상기 MIT 소자는 상기 임계 온도에서 급격한 MIT를 일으키는 MIT 박막;
상기 급격한 MIT 박막에 컨택하는 적어도 2 개의 전극 박막;을 포함하는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
7 |
7
제6 항에 있어서,
상기 MIT 소자는 상기 MIT 박막을 사이에 두고 상기 전극 박막 두 개가 상하로 적층된 적층형이거나, 또는 상기 MIT 박막 양 끝단으로 상기 전극 박막 두 개가 배치된 평면형인 것을 특징으로 하는 트랜지스터 발열제어 회로
|
8 |
8
제7 항에 있어서,
상기 MIT 소자는 상기 MIT 박막 및 전극 박막들이 밀봉재로 밀봉된 딥(dip)형 또는 상기 MIT 박막의 소정 부분이 노출된 캔(can)형으로 패키지(package) 된 것을 특징으로 트랜지스터 발열제어 회로
|
9 |
9
제8 항에 있어서,
상기 MIT 소자는 상기 딥형의 MIT 소자이고,
상기 딥형의 MIT 소자는 상기 전극 박막들에 연결된 2개의 외부 전극 단자 및 상기 MIT 박막에 연결되고 상기 구동 소자의 발열을 감지하기 위한 외부 발열 단자를 포함하는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
10 |
10
제8 항에 있어서,
상기 MIT 소자는 상기 캔형의 MIT 소자이고,
상기 캔형의 MIT 소자는 상기 전극 박막들에 연결된 2개의 외부 전극 단자 를 포함하고, 노출된 상기 소정 부분을 통해 입사되는 적외선(열선)을 통해 상기 구동 소자의 발열을 감지하는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
11 |
11
제1 항에 있어서,
상기 MIT 소자는 박막, 세라믹, 또는 단결정으로도 제조된 것을 이용하는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
12 |
12
제1 항에 있어서,
상기 MIT 소자는 VO2 재료를 이용하여 형성된 것을 특징으로 하는 트랜지스터 발열제어 회로
|
13 |
13
제1 항에 있어서,
상기 MIT 소자와 트랜지스터는 하나의 칩으로 설계된 것을 특징으로 하는 트랜지스터 발열제어 회로
|
14 |
14
제13 항에 있어서,
상기 하나의 칩은 상기 트랜지스터 상으로 상기 MIT소자가 배치되는 구조를 갖는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
15 |
15
제14 항에 있어서,
상기 MIT 소자는 상기 트랜지스터 상에 형성된 절연층 상에 배치되되, 상기 MIT 소자의 전극과 상기 트랜지스터의 전극은 상기 절연층에 형성된 컨택 홀을 통해 서로 연결된 것을 특징으로 하는 트랜지스터 발열제어 회로
|
16 |
16
제1 항에 있어서,
상기 MIT 소자와 트랜지스터는 하나의 패키지 내에 집적화되어 이용되는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
17 |
17
제1 항에 있어서,
상기 MIT 소자는 인가되는 전압이 변화됨으로써, 상기 임계 온도가 가변하는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
18 |
18
소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자; 및
구동 소자의 양쪽으로 연결되어 상기 구동 소자로의 전력 공급을 제어하는 2개의 전력용 트랜지스터(power transistor)들;을 포함하고,
상기 MIT 소자가 2개의 상기 트랜지스터들의 표면 혹은 발열 부분으로 부착되고, 회로적으로는 2개의 상기 트랜지스터들의 베이스 단자나 게이트 단자 또는 주변회로에 연결되어,
2개의 상기 트랜지스터들 중 어느 하나인 제1 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 제1 트랜지스터의 전류를 차단하고 다른 하나인 제2 트랜지스터를 통해 전류를 흐르게 함으로써, 상기 트랜지스터들의 발열을 방지하는 MIT 소자를 이용한 트랜지스터 발열제어 회로
|
19 |
19
제18 항에 있어서,
2개의 상기 트랜지스터들는 하나는 NPN형이고 다른 하나는 PNP형인 정션(junction) 트랜지스터인 것을 특징으로 하는 트랜지스터 발열제어 회로
|
20 |
20
제18 항에 있어서,
2개의 상기 트랜지스터들은 하나는 N형이고 다른 하나는 P형인 MOS 트랜지스터이고,
상기 N형 및 P형 MOS 트랜지스터는 각각 형성되거나 또는 CMOS 트랜지스터로서 복합되어 형성되는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
21 |
21
제18 항에 있어서,
상기 MIT 소자는 상기 임계 온도에서 급격한 MIT를 일으키는 MIT 박막, 상기 급격한 MIT 박막에 컨택하는 적어도 2 개의 전극 박막을 포함하고,
상기 MIT 소자는 상기 MIT 박막을 사이에 두고 상기 전극 박막 두 개가 상하로 적층된 적층형이거나, 또는 상기 MIT 박막 양 끝단으로 상기 전극 박막 두 개가 배치된 평면형인 것을 특징으로 하는 트랜지스터 발열제어 회로
|
22 |
22
제21 항에 있어서,
상기 MIT 소자는 상기 MIT 박막 및 전극 박막들이 밀봉재로 밀봉된 딥(dip)형 또는 상기 MIT 박막의 소정 부분이 노출된 캔(can)형으로 패키지(package) 된 것을 특징으로 트랜지스터 발열제어 회로
|
23 |
23
제18 항에 있어서,
상기 MIT 소자는 박막, 세라믹 또는 단결정으로도 제조된 것을 특징으로 하는 트랜지스터 발열제어 회로
|
24 |
24
제18 항에 있어서,
상기 MIT 소자는 VO2 재료를 이용하여 형성된 것을 특징으로 하는 트랜지스터 발열제어 회로
|
25 |
25
제18 항에 있어서,
상기 MIT 소자와 트랜지스터들은 하나의 칩으로 설계된 것을 특징으로 하는 트랜지스터 발열제어 회로
|
26 |
26
제25 항에 있어서,
상기 하나의 칩은 상기 트랜지스터들 중 어느 하나의 트랜지스터 상으로 상기 MIT 소자가 배치되는 구조를 갖는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
27 |
27
제25 항에 있어서,
상기 하나의 칩은 상기 트랜지스터들 상에 상기 MIT가 공통으로 배치되는 구조를 갖는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
28 |
28
제18 항에 있어서,
상기 MIT 소자와 트랜지스터들은 하나의 패키지 내에 집적화되어 이용되는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
29 |
29
제28 항에 있어서,
상기 트랜지스터들은 상기 베이스 단자로 입사되는 빛을 이용하는 포토 다이오드, 포토 트랜지스터, 포토 릴레이, 및 포토 SCR 중 적어도 하나를 포함하는 것을 특징으로 하는 트랜지스터 발열 제어회로
|
30 |
30
소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자; 및
구동 소자의 양쪽으로 연결되어 상기 구동 소자로의 전력 공급을 제어하는 2개 이상의 전력용 트랜지스터(power transistor)들; 및
상기 MIT 소자의 전류를 제어하고 상기 구동소자 쪽으로 전력을 공급하는 MIT 소자 보호용 트랜지스터(MIT 트랜지스터);를 포함하고,
상기 MIT 소자가 상기 트랜지스터들의 표면 혹은 발열 부분으로 부착되고, 회로적으로는 상기 트랜지스터들의 베이스 단자나 게이트 단자 또는 주변회로에 연결되어,
상기 트랜지스터들의 온도가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 작동하여 상기 트랜지스터들로 공급되는 전류를 제어하여 상기 트랜지스터들의 발열을 제어하는 MIT 소자를 이용한 트랜지스터 발열제어 회로
|
31 |
31
제30 항에 있어서,
상기 트랜지스터들은 NPN형 및 PNP형의 정션 트랜지스터들이거나, N형 및 P형의 MOS 트랜지스터들인 것을 특징으로 하는 트랜지스터 발열제어 회로
|
32 |
32
제31 항에 있어서,
2개의 상기 트랜지스터들 중 어느 하나인 제1 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 제1 트랜지스터의 전류를 차단 또는 감소시키고 다른 하나인 제2 트랜지스터를 통해 전류를 흐르게 함으로써, 상기 트랜지스터들의 발열을 방지하는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
33 |
33
제32 항에 있어서,
상기 제1 트랜지스터가 상기 임계온도 이상 상승하여, 상기 제2 트랜지스터가 동작되어 구동 소자를 온-오프로 반복 스위칭할 때, 상기 제2 트랜지스터를 제어할 수 있는 또 다른 트랜지스터를 상기 제2 트랜지스터의 베이스에 붙이는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
34 |
34
구동 소자에 연결되어 상기 구동 소자로의 전력 공급을 제어하는 전력용 트랜지스터(power transistor);
상기 트랜지스터의 베이스 단자나 게이트 단자 또는 주변회로에 연결되고, 소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 제1 MIT 소자;
상기 트랜지스터의 콜렉터 단자와 에미터 단자 사이, 또는 소오스 및 드레인 단자 사이에 연결되고, 상기 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 제2 MIT 소자(전력 공급용 MIT 소자);를 포함하고,
상기 MIT 소자들이 상기 트랜지스터의 표면 혹은 발열 부분으로 부착되어, 상기 트랜지스터의 온도가 상기 임계온도 이상 상승 시, 상기 MIT 소자들이 작동하여 상기 트랜지스터로 공급되는 전류를 제어하여 상기 트랜지스터의 발열을 제어하는 MIT 소자를 이용한 트랜지스터 발열제어 회로
|
35 |
35
제34 항에 있어서,
상기 MIT 소자들 중 적어도 어느 하나에는 상기 MIT 소자를 보호하기 위한 트랜지스터가 부착되어 있는 것을 특징으로 하는 트랜지스터 발열제어 회로
|
36 |
36
제1 항, 제18 항, 제30 항 및 제34 항 중 어느 한 항의 트랜지스터 발열제어 회로를 구비한 전기전자회로 시스템
|
37 |
37
제36 항에 있어서,
상기 전기전자회로 시스템은 핸드폰, 컴퓨터, 전지 충전기, 모터 콘트롤러, 오디오를 포함하는 파워 앰프, 전기 전자 기기의 파워 제어회로, 파워 서플라이, 마이크로프로세서를 구비한 집적화된 기능성 IC, 및 LED 전구, LED 형광등과 LED 조명등의 전력 제어회로를 포함하는 것을 특징으로 전기전자회로 시스템
|
38 |
38
구동 소자에 연결되어 상기 구동 소자로의 전력 공급을 제어하는 전력용 트랜지스터(power transistor)의 발열을 제어방법에 있어서,
소정 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 MIT 소자를 상기 트랜지스터의 표면 혹은 발열 부분에 부착하고, 회로적으로는 상기 트랜지스터의 베이스 단자나 게이트 단자 또는 주변회로에 연결하여,
상기 트랜지스터가 상기 임계온도 이상 상승 시, 상기 트랜지스터의 전류를 줄이거나 차단함으로써, 상기 트랜지스터의 발열을 방지하는 MIT 소자를 이용한 트랜지스터 발열제어 방법
|
39 |
39
제38 항에 있어서,
상기 트랜지스터는 NPN형, PNP형 정션(junction) 트랜지스터, MOS 트랜지스터, IGBT, SCR, 또는 트라이악(Triac)인 것을 특징으로 하는 트랜지스터 발열제어 방법
|
40 |
40
제38 항에 있어서,
상기 구동 소자 양쪽으로 2개의 트랜지스터가 연결되고,
2개의 상기 트랜지스터들 중 어느 하나인 제1 트랜지스터가 상기 임계온도 이상 상승 시, 상기 MIT 소자가 상기 제1 트랜지스터의 전류를 차단하거나 감소시키고 다른 하나인 제2 트랜지스터를 통해 전류를 흐르게 함으로써, 상기 트랜지스터들의 발열을 방지하는 트랜지스터 발열제어 방법
|
41 |
41
제40 항에 있어서,
2개의 상기 트랜지스터들은 하나는 NPN형이고 다른 하나는 PNP형인 정션(junction) 트랜지스터인 것을 특징으로 하는 트랜지스터 발열제어 방법
|
42 |
42
제40 항에 있어서,
2개의 상기 트랜지스터들은 하나는 N형이고 다른 하나는 P형인 MOS 트랜지스터이고,
상기 N형 및 P형 MOS 트랜지스터는 각각 형성되거나 또는 CMOS 트랜지스터로서 복합되어 형성된 것을 특징으로 하는 트랜지스터 발열제어 방법
|
43 |
43
제40 항에 있어서
2개의 상기 트랜지스터들은 바이폴라형 트랜지스터와 MOS형 트랜지스터를 혼합한 회로로 구성하는 것을 특징으로 하는 트랜지스터 발열제어 방법
|
44 |
44
제38 항에 있어서
상기 트랜지스터의 콜렉터 단자와 에미터 단자 사이, 또는 소오스 및 드레인 단자 사이에 연결되고, 상기 임계 온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하는 전력 공급용 MIT 소자를 더 포함하고,
상기 전력 공급용 MIT 소자를 상기 트랜지스터의 표면 또는 발열 부분에 부착하는 것을 특징으로 하는 트랜지스터 발열제어 방법
|
45 |
45
제38 항에 있어서,
상기 MIT 소자와 트랜지스터는 하나의 칩으로 설계된 것을 특징으로 하는 트랜지스터 발열제어 방법
|
46 |
46
제38 항에 있어서,
상기 MIT 소자와 트랜지스터는 하나의 패키지 내에 집적화되어 이용되는 것을 특징으로 하는 트랜지스터 발열제어 방법
|