1 |
1
마스터와 슬레이브 사이에 위치한 적어도 하나 이상의 브릿지에서의 타임 동기화 방법에 있어서,
상기 마스터 또는 이전 브릿지로부터 수신한 동기 패킷의 수신 시점부터 일정한 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 단계; 및
상기 설정된 출력 시간에 상기 동기 패킷을 다음 브릿지 또는 슬레이브로 출력하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법
|
2 |
2
제 1항에 있어서,
패킷을 동기 패킷과 일반 데이터 패킷으로 분류하는 단계;를 상기 출력 시간 설정 단계 전에 더 포함하는 것을 특징으로 하는 타임 동기화 방법
|
3 |
3
제 1항에 있어서, 상기 출력 시간 설정 단계는,
순차적으로 수신한 두 개의 동기 패킷의 수신 시간의 차를 파악하는 단계;
상기 두 개의 동기 패킷의 각각에 포함된 패킷의 송신 시간의 차를 파악하는 단계;
상기 수신시간의 차를 상기 송신 시간의 차로 나누어 주파수 변환 값을 구하는 단계;
상기 주파수 변환 값에 상기 브릿지의 클럭 주기를 곱한 지연 시간을 구하는 단계; 및
상기 각 동기 패킷의 입력 시점의 시간에 상기 지연 시간을 더한 값을 상기 각 동기 패킷의 출력 시간으로 설정하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법
|
4 |
4
제 1항에 있어서, 상기 출력 단계는,
출력 시점의 시간 값을 포함하는 상기 동기 패킷을 출력하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법
|
5 |
5
마스터와 슬레이브 사이에 위치한 적어도 하나 이상의 브릿지에서의 타임 동기화 방법에 있어서,
입력 패킷을 동기 패킷과 일반 데이터 패킷으로 분류하는 단계;
스케줄러의 슬롯들 중 상기 동기 패킷의 수신 주기에 해당하는 슬롯의 최상위 우선순위의 영역에 상기 동기 패킷을 저장하는 단계;
상기 동기 패킷의 수신 시점부터 일정 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 단계; 및
상기 스케줄러의 슬롯에 저장된 상기 동기 패킷을 설정된 출력 시간이 되면 출력하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법
|
6 |
6
제 5항에 있어서, 상기 저장하는 단계는,
최상위 우선순위의 패킷 메모리와 일반 우선순위의 패킷 메모리들을 포함하는 타임 슬롯을 일정 개수 포함하고 있는 스케줄러에 동기 패킷을 상기 최상위 우선순위의 패킷 메모리에 저장하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법
|
7 |
7
제 5항에 있어서, 상기 설정하는 단계는,
상기 스케줄러에 저장된 동기 패킷들의 수신 주기와 동일한 출력 주기를 유지하도록 하는 일정한 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법
|
8 |
8
제 5항에 있어서, 상기 설정하는 단계는,
순차적으로 수신한 두 개의 동기 패킷의 수신 시간의 차이를 상기 두 개의 동기 패킷의 각각의 포함된 송신 시간 값의 차이로 나눈 값에 상기 브릿지의 클럭 주기를 곱하여 구한 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법
|
9 |
9
제 5항에 있어서, 상기 출력하는 단계는,
출력 시점의 시간 값을 포함하는 상기 동기 패킷을 출력하는 단계;를 포함하는 것을 특징으로 하는 타임 동기화 방법
|
10 |
10
마스터와 슬레이브 사이에 위치하여 타임 동기화를 수행하는 브릿지에 있어서,
입력 패킷을 동기 패킷과 일반 데이터 패킷으로 분류하는 패킷분류부;
스케줄러의 슬롯들 중 상기 동기 패킷의 수신 주기에 해당하는 슬롯의 최상위 우선순위의 영역에 상기 동기 패킷을 저장하는 스위칭부;
동기 패킷의 수신 시점부터 일정 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 동기화부; 및
상기 스케줄러의 슬롯에 저장된 동기 패킷을 설정된 출력 시간에 따라 출력하는 스케줄러;를 포함하는 것을 특징으로 하는 브릿지
|
11 |
11
제 10항에 있어서, 상기 스위칭부는,
최상위 우선순위의 패킷 메모리와 일반 우선순위의 패킷 메모리들을 포함하는 타임 슬롯을 일정 개수 포함하고 있는 스케줄러에 동기 패킷을 상기 최상위 우선순위의 패킷 메모리에 저장하는 것을 포함하는 것을 특징으로 하는 브릿지
|
12 |
12
제 10항에 있어서, 상기 동기화부는,
상기 스케줄러에 저장된 동기 패킷들의 수신 주기와 동일한 출력 주기를 유지하도록 하는 일정한 시간 경과 시점을 동기 패킷의 출력 시간으로 설정하는 것을 특징으로 하는 브릿지
|
13 |
13
제 10항에 있어서, 상기 동기화부는,
순차적으로 수신한 두 개의 동기 패킷의 수신 시간의 차이를 상기 두 개의 동기 패킷의 각각의 포함된 송신 시간 값의 차이로 나눈 값에 상기 브릿지의 클럭 주기를 곱하여 구한 시간 경과 시점을 상기 동기 패킷의 출력 시간으로 설정하는 것을 포함하는 것을 특징으로 하는 브릿지
|
14 |
14
제 10항에 있어서, 상기 스케줄러는,
출력 시점의 시간 값을 포함하는 상기 동기 패킷을 출력하는 단계;를 포함하는 것을 특징으로 하는 브릿지
|
15 |
15
제 1항 내지 제 9항 중 어느 한 항에 기재된 방법을 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체
|