1 |
1
공핍형 전계효과 트랜지스터를 통해 고주파 신호를 증폭하는 증폭회로;
입력된 고주파 신호를 상기 공핍형 전계효과 트랜지스터에 정합시키는 입력 정합회로;
상기 증폭된 신호를 정합하여 출력하는 출력 정합회로; 그리고
상기 공핍형 전계효과 트랜지스터의 소오스로 양의 전압을 인가하여 상기 공핍형 전계효과 트랜지스터의 게이트-소오스간 전압이 음의 값을 가지도록 바이어싱하는 바이어스 회로를 포함하며,
상기 바이어스 회로는, 상기 소오스로 인가되는 상기 양의 전압을 변화시켜 상기 게이트-소오스간 전압을 튜닝하는 고주파 증폭기
|
2 |
2
삭제
|
3 |
3
제 1 항에 있어서,
상기 바이어스 회로는,
상기 공핍형 전계효과 트랜지스터의 게이트로 접지 전압을 인가하고, 상기 공핍형 전계효과 트랜지스터의 소오스로 양의 레벨을 갖는 제 1 외부전압을 인가하여 상기 공핍형 전계효과 트랜지스터의 게이트-소오스간 전압이 음의 값을 가지도록 바이어싱하는 제 1 바이어스 회로; 그리고
상기 공핍형 전계효과 트랜지스터의 드레인으로 양의 레벨을 갖는 제 2 외부전압을 인가하여 상기 공핍형 전계효과 트랜지스터의 드레인-소오스간 전압이 양의 값을 가지도록 바이어싱하는 제 2 바이어스 회로를 포함하는 고주파 증폭기
|
4 |
4
제 3 항에 있어서,
상기 제 1 바이어스 회로는,
상기 공핍형 전계효과 트랜지스터의 게이트와 접지 사이에 접속된 제 1 인덕터;
일단이 상기 공핍형 전계효과 트랜지스터의 소오스에 접속되고, 타단이 상기 제 1 외부 전압 사이에 접속된 제 2 인덕터; 그리고
상기 제 2 인덕터의 상기 타단과 상기 접지 사이에 접속된 제 1 커패시터를 포함하는 고주파 증폭기
|
5 |
5
제 4 항에 있어서,
상기 제 1 인덕터는, 직류 전압 측면에서는 상기 공핍형 전계효과 트랜지스터의 게이트로 0V를 인가하고, 고주파 신호 측면에서는 상기 입력된 고주파 신호가 상기 접지로 빠져나가는 것을 방지하는 고주파 증폭기
|
6 |
6
제 4 항에 있어서,
상기 제 2 인덕터는, 직류 전압 측면에서는 공핍형 전계효과 트랜지스터의 소오스에 상기 제 1 외부 전압을 인가하고, 고주파 신호 측면에서는 상기 입력된 고주파 신호의 손실을 막고 안정도를 향상시키는 고주파 증폭기
|
7 |
7
제 4 항에 있어서,
상기 제 1 커패시터는 직류 전압 측면에서는 개방 상태에 있고 고주파 신호 측면에서는 단락 상태에 있는 고주파 증폭기
|
8 |
8
제 3 항에 있어서,
상기 제 2 바이어스 회로는,
일단이 상기 공핍형 전계효과 트랜지스터의 드레인에 접속되고, 타단이 상기 제 2 외부 전압 사이에 접속된 제 3 인덕터; 그리고
상기 제 3 인덕터의 상기 타단과 상기 접지 사이에 접속된 제 2 커패시터를 포함하는 고주파 증폭기
|
9 |
9
제 8 항에 있어서,
상기 제 3 인덕터는, 직류 전압 측면에서는 상기 공핍형 전계효과 트랜지스터의 드레인에 상기 제 2 외부 전압을 제공하고, 고주파 신호 측면에서는 상기 증폭된 신호를 상기 출력 정합회로 쪽으로만 유입시키는 고주파 증폭기
|
10 |
10
공핍형 전계효과 트랜지스터의 게이트로 접지 전압을 인가하고, 상기 공핍형 전계효과 트랜지스터의 소오스로 양의 레벨을 갖는 제 1 외부전압을 인가하여 게이트-소오스간 전압이 음의 값을 가지도록 바이어싱하는 제 1 바이어스 회로; 그리고
상기 공핍형 전계효과 트랜지스터의 드레인으로 양의 레벨을 갖는 제 2 외부전압을 인가하여 드레인-소오스간 전압이 양의 값을 가지도록 바이어싱하는 제 2 바이어스 회로를 포함하며,
상기 제 1 바이어스 회로는, 상기 소오스로 인가되는 상기 양의 레벨을 갖는 상기 제 1 외부전압을 변화시켜 상기 게이트-소오스간 전압을 튜닝하는 고주파 증폭기를 위한 바이어스 회로
|