| 1 |
1
기판 상의 컬렉터층;
상기 컬렉터층 상의 베이스층;
상기 베이스층 상의, 상기 베이스층의 일부를 덮는 이미터층;
상기 베이스층에 접촉하는 하부전극;
상기 베이스층 상의 한 쌍의 저항 전극;
상기 하부전극을 덮는 유전막; 및
상기 하부전극과 대향되며, 상기 유전막 상에 배치되는 상부전극을 포함하는 화합물 반도체 바이폴라 트랜지스터
|
| 2 |
2
청구항 1에 있어서,
상기 하부전극, 상기 유전막, 상기 상부전극은 캐패시터를 구성하는 화합물 반도체 바이폴라 트랜지스터
|
| 3 |
3
청구항 2에 있어서,
상기 상부전극은 고주파 신호의 입력단으로 사용되는 화합물 반도체 바이폴라 트랜지스터
|
| 4 |
4
청구항 1에 있어서,
상기 한 쌍의 저항 전극은 상기 베이스층의 일부를 저항체로 사용하는 화합물 반도체 바이폴라 트랜지스터
|
| 5 |
5
청구항 4에 있어서,
상기 한 쌍의 저항 전극 중 어느 하나는 바이어스 입력단으로 사용되는 화합물 반도체 바이폴라 트랜지스터
|
| 6 |
6
기판 상에 예비 컬렉터층 및 예비 베이스층을 형성하는 단계;
상기 예비 베이스층의 일부를 덮는 이미터층을 형성하는 단계;
상기 예비 베이스층 및 상기 예비 컬렉터층을 식각하여 베이스 층 및 컬렉터층을 형성하는 단계;
상기 베이스층 상에, 하부전극 및 한 쌍의 저항 전극을 형성하는 단계;
상기 하부전극을 덮는 절연막을 형성하는 단계; 그리고
상기 절연막 상에, 상기 하부전극과 대향하도록 상부전극을 형성하는 단계를 포함하는 화합물 반도체 바이폴라 트랜지스터의 형성방법
|
| 7 |
7
청구항 6에 있어서,
상기 하부전극과 상기 한 쌍의 저항 전극은 동시에 형성되는 화합물 반도체 바이폴라 트랜지스터의 형성방법
|
| 8 |
8
청구항 7에 있어서,
상기 하부전극과 상기 한 쌍의 저항 전극은 리프트-오프 방법으로 형성되는 화합물 반도체 바이폴라 트랜지스터의 형성방법
|
