맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

푸리에 변환 장치 및 방법

  • 기술번호 : KST2015084861
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 푸리에 변환 장치는 입력 시퀀스를 구성하는 복수 개의 분할 시퀀스를 바탕으로 미리 정해진 제1 버터플라이 연산을 수행하여 2N개의 복소수값을 포함하는 제1 연산 시퀀스를 생성하고, 제1 연산 시퀀스를 바탕으로 (N-1)번의 버터플라이 연산을 수행하여 2N개의 복소수값을 포함하는 출력 시퀀스를 생성한다. 이를 통해 푸리에 변환 장치의 하드웨어 용량 및 푸리에 변환을 위한 대기시간을 줄일 수 있다. FFT, OFDM, 레지스터
Int. CL G06F 17/14 (2006.01)
CPC G06F 17/142(2013.01)
출원번호/일자 1020080126668 (2008.12.12)
출원인 한국전자통신연구원
등록번호/일자 10-1074112-0000 (2011.10.10)
공개번호/일자 10-2010-0068022 (2010.06.22) 문서열기
공고번호/일자 (20111017) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.12.12)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조상인 대한민국 대전광역시 유성구
2 강규민 대한민국 대전 유성구
3 최상성 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 팬코리아특허법인 대한민국 서울특별시 강남구 논현로**길 **, 역삼***빌딩 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.12.12 수리 (Accepted) 1-1-2008-0857571-94
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
3 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)		 2010.09.13 수리 (Accepted) 1-1-2010-0593792-11
4 의견제출통지서
Notification of reason for refusal		 2011.03.03 발송처리완료 (Completion of Transmission) 9-5-2011-0122041-19
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2011.05.03 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0330756-66
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2011.05.03 수리 (Accepted) 1-1-2011-0330754-75
7 등록결정서
Decision to grant		 2011.09.21 발송처리완료 (Completion of Transmission) 9-5-2011-0536697-82
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
푸리에 변환 장치가 2N개의 복소수값을 포함하는 입력 시퀀스를 푸리에 변환하는 방법에 있어서, 복수의 클럭의 각각에서 상기 입력 시퀀스를 구성하는 복수 개의 분할 시퀀스에 각각 포함된 복수의 복소수값을 바탕으로 미리 정해진 제1 버터플라이 연산을 수행하여 2N개의 복소수값을 포함하는 제1 연산 시퀀스를 생성하는 단계; 및 상기 제1 연산 시퀀스를 바탕으로 (N-1)번의 버터플라이 연산을 수행하여 2N개의 복소수값을 포함하는 출력 시퀀스를 생성하는 단계를 포함하고, 상기 N은 양의 정수인 푸리에 변환 방법
2 2
제1항에 있어서, 상기 입력 시퀀스는 제1 분할 시퀀스 및 제2 분할 시퀀스로 구성되고, 상기 제1 연산 시퀀스를 생성하는 단계는 상기 복수의 클럭의 각각에서 제1 분할 시퀀스에 포함된 하나의 복소수값 및 제2 분할 시퀀스에 포함된 하나의 복소수값을 바탕으로 상기 2N개의 복소수값의 각각을 생성하는 푸리에 변환 방법
3 3
제2항에 있어서, 상기 제1 분할 시퀀스 및 상기 제2 분할 시퀀스의 각각은 2(N-1)개의 복소수값을 포함하고, 상기 제1 연산 시퀀스를 생성하는 단계는 상기 제1 분할 시퀀스에 포함된 2(N-1)개의 복소수값의 각각의 실수값 및 상기 제2 분할 시퀀스에 포함된 2(N-1)개의 복소수값의 각각의 실수값을 바탕으로 미리 정해진 연산을 수행하여 상기 제1 연산 시퀀스에 포함된 2N개의 복소수값에 각각 대응하는 2N개의 실수값을 생성하는 단계; 상기 제1 분할 시퀀스에 포함된 2(N-1)개의 복소수값의 각각의 허수값 및 상기 제2 분할 시퀀스에 포함된 2(N-1)개의 복소수값의 각각의 허수값을 바탕으로 미리 정해진 연산을 수행하여 상기 제1 연산 시퀀스에 포함된 2N개의 복소수값에 각각 대응하는 2N개의 허수값을 생성하는 단계; 및 상기 2N개의 실수값 및 상기 2N개의 허수값을 바탕으로 상기 제1 연산 시퀀스를 생성하는 단계를 포함하는 푸리에 변환 방법
4 4
제1항에 있어서, 상기 N은 1보다 큰 양의 정수이고, 상기 입력 시퀀스는 제1 분할 시퀀스, 제2 분할 시퀀스, 제3 분할 시퀀스 및 제4 분할 시퀀스로 구성되고, 상기 제1 연산 시퀀스를 생성하는 단계는 복수의 클럭의 각각에서 상기 제1 분할 시퀀스에 포함된 하나의 복소수값 및 상기 제3 분할 시퀀스에 포함된 하나의 복소수값을 바탕으로 2(N-1)개의 복소수값의 각각을 연산하여 제1 복소수값 그룹을 생성하고, 상기 제2 분할 시퀀스에 포함된 하나의 복소수값 및 상기 제4 분할 시퀀스에 포함된 하나의 복소수값을 바탕으로 2(N-1)개의 복소수값의 각각을 연산하여 제2 복소수값 그룹을 생성함으로써상기 제1 복소수값 그룹 및 상기 제2 복소수값 그룹을 포함하는 상기 제1 연산 시퀀스를 생성하는 단계를 포함하며, 상기 제1 복소수값 그룹 및 상기 제2 복소수값 그룹의 각각은 2(N-1)개의 복소수값을 포함하는 푸리에 변환 방법
5 5
제4항에 있어서, 상기 제1 분할 시퀀스 및 상기 제3 분할 시퀀스의 각각은 2(N-2)개의 복소수값을 포함하고, 제1 복소수값 그룹 및 제2 복소수값 그룹을 포함하는 상기 제1 연산 시퀀스를 생성하는 단계는 상기 제1 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 실수값 및 상기 제3 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 실수값을 바탕으로 미리 정해진 연산을 수행하여 상기 제1 복소수값 그룹에 포함된 2(N-1)개의 복소수값에 각각 대응하는 2(N-1)개의 실수값을 생성하는 단계; 상기 제1 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 허수값 및 상기 제3 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 허수값을 바탕으로 미리 정해진 연산을 수행하여 상기 제1 복소수값 그룹에 포함된 2(N-1)개의 복소수값에 각각 대응하는 2(N-1)개의 허수값을 생성하는 단계; 및 상기 2(N-1)개의 실수값 및 상기 2(N-1)개의 허수값을 바탕으로 상기 제1 복소수값 그룹을 생성하는 단계를 포함하는 푸리에 변환 방법
6 6
제4항에 있어서, 상기 제2 분할 시퀀스 및 상기 제4 분할 시퀀스의 각각은 2(N-2)개의 복소수값을 포함하고, 제1 복소수값 그룹 및 제2 복소수값 그룹을 포함하는 상기 제1 연산 시퀀스를 생성하는 단계는 상기 제2 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 실수값 및 상기 제4 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 실수값을 바탕으로 미리 정해진 연산을 수행하여 상기 제2 복소수값 그룹에 포함된 2(N-1)개의 복소수값에 각각 대응하는 2(N-1)개의 실수값을 생성하는 단계; 상기 제2 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 허수값 및 상기 제4 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 허수값을 바탕으로 미리 정해진 연산을 수행하여 상기 제2 복소수값 그룹에 포함된 2(N-1)개의 복소수값에 각각 대응하는 2(N-1)개의 허수값을 생성하는 단계; 및 상기 2(N-1)개의 실수값 및 상기 2(N-1)개의 허수값을 바탕으로 상기 제1 복소수값 그룹을 생성하는 단계를 포함하는 푸리에 변환 방법
7 7
제4항에 있어서, 상기 출력 시퀀스를 생성하는 단계는 상기 제1 복소수값 그룹 및 상기 제2 복소수값 그룹을 바탕으로 미리 정해진 제2 버터플라이 연산을 수행하여 2N개의 복소수값을 포함하는 제2 연산 시퀀스를 생성하는 단계; 및 상기 제2 연산 시퀀스를 바탕으로 (N-2)번의 버터플라이 연산을 수행하여 2N개의 복소수값을 포함하는 출력 시퀀스를 생성하는 단계를 포함하는 푸리에 변환 방법
8 8
제7항에 있어서, 상기 제2 연산 시퀀스를 생성하는 단계는 상기 제1 복소수값 그룹에 포함된 2(N-1)개의 복소수값의 각각의 실수값 및 상기 제2 복소수값 그룹에 포함된 2(N-1)개의 복소수값의 각각의 실수값을 바탕으로 미리 정해진 연산을 수행하여 상기 제2 연산 시퀀스에 포함된 2N개의 복소수값에 각각 대응하는 2N개의 실수값을 생성하는 단계; 상기 제1 복소수값 그룹에 포함된 2(N-1)개의 복소수값의 각각의 허수값 및 상기 제2 복소수값 그룹에 포함된 2(N-1)개의 복소수값의 각각의 허수값을 바탕으로 미리 정해진 연산을 수행하여 상기 제2 연산 시퀀스에 포함된 2N개의 복소수값에 각각 대응하는 2N개의 허수값을 생성하는 단계; 및 상기 2N개의 실수값 및 상기 2N개의 허수값을 바탕으로 상기 제2 연산 시퀀스를 생성하는 단계를 포함하는 푸리에 변환 방법
9 9
입력 시퀀스를 푸리에 변환하는 장치에 있어서, 상기 입력 시퀀스는 2(N-1)개의 복소수값을 포함하는 제1 분할 시퀀스 및 2(N-1)개의 복소수값을 포함하는 제2 분할 시퀀스를 포함하고, 상기 장치는 복수의 클럭 동안 상기 제1 분할 시퀀스 및 상기 제2 분할 시퀀스를 바탕으로 미리 정해진 제1 버터플라이 연산을 수행하여 2N개의 복소수값을 포함하는 제1 연산 시퀀스를 생성하는 제1 스테이지부; 및 상기 제1 연산 시퀀스를 바탕으로 (N-1)번의 버터플라이 연산을 수행하여 2N개의 복소수값을 포함하는 출력 시퀀스를 생성하는 (N-1)개의 스테이지부를 포함하고, 상기 제1 스테이지부는 상기 복수의 클럭의 각각에서 상기 제1 분할 시퀀스에 포함된 하나의 복소수값과 상기 제2 분할 시퀀스에 포함된 하나의 복소수값을 바탕으로 상기 2N개의 복소수값의 각각을 생성하는 푸리에 변환 장치
10 10
제9항에 있어서, 상기 제1 스테이지부는 상기 제1 분할 시퀀스에 포함된 2(N-1)개의 복소수값의 각각의 실수값 및 상기 제2 분할 시퀀스에 포함된 2(N-1)개의 복소수값의 각각의 실수값을 바탕으로 덧셈연산을 수행하여 상기 제1 연산 시퀀스에 포함된 2N개의 복소수값에 각각 대응하는 2N개의 실수값을 생성하는 실수값 연산부; 및 상기 제1 분할 시퀀스에 포함된 2(N-1)개의 복소수값의 각각의 허수값 및 상기 제2 분할 시퀀스에 포함된 2(N-1)개의 복소수값의 각각의 허수값을 바탕으로 덧셈연산을 수행하여 상기 제1 연산 시퀀스에 포함된 2N개의 복소수값에 각각 대응하는 2N개의 허수값을 생성하는 허수값 연산부를 포함하는 푸리에 변환 장치
11 11
제10항에 있어서, 상기 실수값 연산부 또는 상기 허수값 연산부는 제1 입력값의 2의 보수에 해당하는 제1 보수값을 생성하는 보수 생성부; 상기 제1 입력값의 입력 순서에 따라 상기 제1 입력값과 상기 제1 보수값 중 하나를 출력하는 신호 선택부; 및 상기 신호 선택부의 출력값과 제2 입력값에 대해 덧셈 연산을 수행하는 덧셈부를 포함하는 푸리에 변환 장치
12 12
입력 시퀀스를 푸리에 변환하는 장치에 있어서, 상기 입력 시퀀스는 2(N-2)개의 복소수값을 포함하는 제1 분할 시퀀스, 2(N-2)개의 복소수값을 포함하는 제2 분할 시퀀스, 2(N-2)개의 복소수값을 포함하는 제3 분할 시퀀스 및 2(N-2)개의 복소수값을 포함하는 제4 분할 시퀀스를 포함하고, 상기 장치는 복수의 제1 클럭의 각각에서 상기 제1 분할 시퀀스에 포함된 하나의 복소수값 및 상기 제3 분할 시퀀스에 포함된 하나의 복소수값을 바탕으로 2(N-1)개의 복소수값의 각각을 연산하여 제1 복소수값 그룹을 생성하고, 상기 제2 분할 시퀀스에 포함된 하나의 복소수값 및 상기 제4 분할 시퀀스에 포함된 하나의 복소수값을 바탕으로 2(N-1)개의 복소수값의 각각을 연산하여 제2 복소수값 그룹을 생성하는 제1 스테이지부; 복수의 제2 클럭의 각각에서 상기 제1 복소수값 그룹에 포함된 하나의 복소수값 및 상기 제2 복소수값 그룹에 포함된 하나의 복소수값을 바탕으로 미리 정해진 제1 버터플라이 연산을 수행하여 2N개의 복소수값의 각각을 구함으로써 제1 연산 시퀀스를 생성하는 제2 스테이지부; 및 상기 제1 연산 시퀀스를 바탕으로 (N-2)번의 버터플라이 연산을 수행하여 2N개의 복소수값을 포함하는 출력 시퀀스를 생성하는 (N-2)개의 스테이지부를 포함하는 푸리에 변환 장치
13 13
제12항에 있어서, 상기 제1 스테이지부는 상기 제1 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 실수값 및 상기 제3 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 실수값을 바탕으로 덧셈연산을 수행하여 상기 제1 복소수값 그룹에 포함된 2(N-1)개의 복소수값에 각각 대응하는 2(N-1)개의 실수값을 생성하는 제1 실수값 연산부; 상기 제1 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 허수값 및 상기 제3 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 허수값을 바탕으로 덧셈연산을 수행하여 상기 제1 복소수값 그룹에 포함된 2(N-1)개의 복소수값에 각각 대응하는 2(N-1)개의 허수값을 생성하는 제1 허수값 연산부; 상기 제2 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 실수값 및 상기 제4 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 실수값을 바탕으로 덧셈연산을 수행하여 상기 제2 복소수값 그룹에 포함된 2(N-1)개의 복소수값에 각각 대응하는 2(N-1)개의 실수값을 생성하는 제2 실수값 연산부; 및 상기 제2 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 허수값 및 상기 제4 분할 시퀀스에 포함된 2(N-2)개의 복소수값의 각각의 허수값을 바탕으로 덧셈연산을 수행하여 상기 제2 복소수값 그룹에 포함된 2(N-1)개의 복소수값에 각각 대응하는 2(N-1)개의 허수값을 생성하는 제2 허수값 연산부를 포함하는 푸리에 변환 장치
14 14
제13항에 있어서, 상기 제1 실수값 연산부, 상기 제1 허수값 연산부, 상기 제2 실수값 연산부 또는 상기 제2 허수값 연산부 중 어느 하나는 제1 입력값의 2의 보수에 해당하는 제1 보수값을 생성하는 보수 생성부; 상기 제1 입력값의 입력 순서에 따라 상기 제1 입력값과 상기 제1 보수값 중 하나를 출력하는 신호 선택부; 및 상기 신호 선택부의 출력값과 제2 입력값에 대해 덧셈 연산을 수행하는 덧셈부를 포함하는 푸리에 변환 장치
15 15
제12항에 있어서, 상기 제2 스테이지부는 상기 제1 복소수값 그룹에 포함된 2(N-1)개의 복소수값의 각각의 실수값 및 상기 제2 복소수값 그룹에 포함된 2(N-1)개의 복소수값의 각각의 실수값을 바탕으로 덧셈연산을 수행하여 상기 제1 연산 시퀀스에 포함된 2N개의 복소수값에 각각 대응하는 2N개의 실수값을 생성하는 실수값 연산부; 및 상기 제1 복소수값 그룹에 포함된 2(N-1)개의 복소수값의 각각의 허수값 및 상기 제2 복소수값 그룹에 포함된 2(N-1)개의 복소수값의 각각의 허수값을 바탕으로 덧셈연산을 수행하여 상기 제1 연산 시퀀스에 포함된 2N개의 복소수값에 각각 대응하는 2N개의 허수값을 생성하는 허수값 연산부를 포함하는 푸리에 변환 장치
16 16
제15항에 있어서, 상기 실수값 연산부 또는 상기 허수값 연산부는 제1 입력값의 2의 보수에 해당하는 제1 보수값을 생성하는 보수 생성부; 상기 제1 입력값의 입력 순서에 따라 상기 제1 입력값과 상기 제1 보수값 중 하나를 출력하는 신호 선택부; 및 상기 신호 선택부의 출력값과 제2 입력값에 대해 덧셈 연산을 수행하는 덧셈부를 포함하는 푸리에 변환 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 및 정보통신연구진흥원 한국전자통신연구원 IT성장동력기술개발사업 초고속 멀티미디어 전송 UWB 솔루션 개발