| 1 |
1
데이터 버스라인쌍에 제 1 스윙전압을 제공하는 쓰기 드라이버;상기 데이터 버스라인쌍을 입력 어드레스에 따라 선택된 비트라인쌍에 연결하는 컬럼 선택회로; 및 상기 선택된 비트라인쌍에 연결된 복수의 서브블록들을 포함하되,상기 복수의 서브블록들 각각은,상기 선택된 비트라인쌍의 상기 제 1 스윙 전압을 감지 증폭하여 제 2 스윙 전압을 생성하는 쓰기 감지기; 및상기 제 2 스윙 전압을 제공받는 서브비트라인쌍에 연결되고, 상기 서브비트라인쌍의 상기 제 2 스윙 전압에 따라 데이터가 저장되는 복수의 메모리 셀들을 포함하는 반도체 메모리 장치
|
| 2 |
2
제 1 항에 있어서,상기 제 1 스윙 전압은 상기 제 2 스윙 전압보다 낮은 반도체 메모리 장치
|
| 3 |
3
제 1 항에 있어서,상기 반도체 메모리 장치는,읽기 동작시 상기 복수의 메모리 셀들 중에서 활성화된 메모리 셀에 저장된 데이터에 따라 상기 선택된 비트라인쌍으로 제 3 스윙 전압을 제공하는 읽기 드라이버; 및상기 컬럼 선택회로에 의해 상기 선택된 비트라인쌍과 상기 데이터 버스라인쌍이 연결되고, 상기 데이터 버스라인쌍의 상기 제 3 스윙 전압을 감지 증폭하여 제 4 스윙 전압을 생성하는 읽기 감지기를 더 포함하는 반도체 메모리 장치
|
| 4 |
4
제 3 항에 있어서,상기 제 3 스윙 전압은 상기 제 4 스윙 전압보다 낮은 반도체 메모리 장치
|
| 5 |
5
제 1 항에 있어서,상기 비트라인쌍은 계층 구조의 비트라인으로 구현되는 반도체 메모리 장치
|
| 6 |
6
제 1 항에 있어서,상기 복수의 메모리 셀들은 래치 구조로 구현되는 반도체 메모리 장치
|
| 7 |
7
제 1 비트라인쌍에 연결된 제 1 메모리 셀;상기 제 1 비트라인쌍과 이웃하는 제 2 비트라인쌍에 연결된 제 2 메모리셀;상기 제 1 비트라인쌍에 쓰기 전압을 제공하기 위한 제 1 쓰기 드라이버; 및상기 제 2 비트라인쌍에 쓰기 전압을 제공하기 위한 제 2 쓰기 드라이버를 포함하되,쓰기 동작시 상기 제 1 쓰기 드라이버에서 사용된 전하가 상기 제 2 쓰기 드라이버에서 재활용되도록 상기 제 1 비트라인쌍 중 어느 하나는 상기 제 2 비트라인쌍 중 어느 하나에 전기적으로 연결되는 반도체 메모리 장치
|
| 8 |
8
제 7 항에 있어서,상기 제 1 메모리 셀에 연결되고, 상기 제 1 메모리 셀에 저장된 데이터에 따라 상기 제 1 비트라인쌍으로 읽기 전압을 제공하기 위한 제 1 읽기 드라이버; 및상기 제 2 메모리 셀에 연결되고, 상기 제 2 메모리 셀에 저장된 데이터에 따라 상기 제 2 비트라인쌍으로 읽기 전압을 제공하기 위한 제 2 읽기 드라이버를 포함하되,읽기 동작시 상기 제 1 읽기 드라이버에서 사용된 전하가 상기 제 2 읽기 드라이버에서 재활용되도록 상기 제 1 비트라인쌍 중 어느 하나는 상기 제 2 비트라인쌍 중 어느 하나에 전기적으로 연결되는 반도체 메모리 장치
|
