1 |
1
QAM 심볼을 갖는 동기 신호들 각각을 제곱근 연산하여 동기 패턴을 구성하는 단계;심볼 단위의 순서대로 수신 신호들 각각의 크기를 제곱근 연산하여 수신 벡터를 구성하는 단계; 및상기 수신 벡터와 상기 동기 패턴 간의 상관도를 기반으로 프레임 동기를 획득하는 단계를 포함하는모뎀 장치에서 QAM 심볼의 크기를 이용한 상관도 기반의 프레임 동기 방법
|
2 |
2
제1항에 있어서, 상기 프레임 동기를 획득하는 단계는,상기 수신 벡터와 상기 동기 패턴 간의 상관도 연산을 수행하는 단계; 및상기 다수의 상관도값들 중에서 상기 상관도 연산 결과가 가장 높은 추정값을 프레임의 시작 위치로 결정하여 프레임 동기를 획득하는 단계를 포함하는모뎀 장치에서 QAM 심볼의 크기를 이용한 상관도 기반의 프레임 동기 방법
|
3 |
3
삭제
|
4 |
4
삭제
|
5 |
5
제2항에 있어서,상기 상관도 연산은,상기 수신 벡터에 포함된 수신 신호의 크기값과 상기 동기 패턴에 포함된 동기 신호의 크기를 대응하는 순서대로 실수 곱셈하고, 실수 곱셈값 모두를 더하는 연산인모뎀 장치에서 QAM 심볼의 크기를 이용한 상관도 기반의 프레임 동기 방법
|
6 |
6
QAM 심볼 크기를 이용한 이진 신호로 표현되는 이진 동기 패턴을 구성하는 단계;수신한 신호를 심볼 단위로 순서대로 이진 신호로 변환하여 이진 수신 벡터를 구성하는 단계; 및상기 이진 수신 벡터와 상기 이진 동기 패턴 간의 상관도를 기반으로 프레임 동기를 획득하는 단계를 포함하는모뎀 장치에서 신호 변환에 의한 이진 상관도 기반의 프레임 동기 방법
|
7 |
7
제6항에 있어서, 상기 프레임 동기를 획득하는 단계는,상기 이진 수신 벡터와 상기 이진 동기 패턴 간의 상관도 연산을 수행하는 단계; 및상기 다수의 상관도값들 중에서 상기 상관도 연산 결과가 가장 높은 추정값을 프레임 시작 위치로 결정하여 프레임 동기를 획득하는 단계를 포함하는모뎀 장치에서 신호 변환에 의한 이진 상관도 기반의 프레임 동기 방법
|
8 |
8
제6항에 있어서, 상기 이진 수신 벡터는,상기 수신 벡터에 포함된 수신 신호들 각각을 기설정한 전력 문턱값을 기준으로 이진 신호로 변환하여 구성하는모뎀 장치에서 신호 변환에 의한 이진 상관도 기반의 프레임 동기 방법
|
9 |
9
제6항에 있어서,상기 상관도 연산은,상기 이진 수신 벡터에 포함된 이진 수신 신호와 상기 이진 동기 패턴에 포함된 이진 동기 신호를 대응하는 순서대로 배타적 부정 논리합하고, 상기 배타적 부정 논리합값 모두를 더하는 연산인모뎀 장치에서 신호 변환에 의한 이진 상관도 기반의 프레임 동기 방법
|
10 |
10
QAM 심볼 크기를 이용하여 동기 패턴을 구성하는 동기 패턴 구성부;신호를 수신하면 심볼 단위의 순서대로 수신 신호들 각각의 크기를 제곱근 연산하고 상기 수신 신호의 크기값을 포함하는 수신 벡터를 구성하는 수신 벡터구성부; 및상기 수신 벡터와 상기 동기 패턴 간의 상관도를 기반으로 프레임 동기를 획득하는 동기 획득부를 포함하는모뎀 장치에서 QAM 심볼의 크기를 이용한 상관도 기반의 프레임 동기 장치
|
11 |
11
상기 수신 벡터 구성부는,수신한 상기 신호의 크기값을 제곱근 연산하는 제곱근 연산기; 및상기 수신 신호의 크기값을 지연하는 지연기를 L개(L = 동기패턴의 길이) 포함하여 L개의 상기 수신 신호의 크기값을 가지는 상기 크기를 이용한 수신 벡터를 구성하는모뎀 장치에서 QAM 심볼의 크기를 이용한 상관도 기반의 프레임 동기 장치
|
12 |
12
상기 동기 획득부는,상기 수신 벡터와 상기 동기 패턴 간의 상관도 연산을 수행하는 상관도 연산부; 및상기 다수의 상관도값들 중에서 상기 상관도 연산 결과가 가장 높은 추정값을 프레임 시작 위치로 결정하여 프레임 동기를 획득하는 상관도 비교부를 포함하는모뎀 장치에서 QAM 심볼의 크기를 이용한 상관도 기반의 프레임 동기 장치
|
13 |
13
제12항에 있어서,상기 상관도 연산부는,상기 수신 벡터에 포함된 수신 신호의 크기값과 상기 동기 패턴에 포함된 동기 신호의 크기를 대응하는 순서대로 실수 곱셈하는 실수 곱셈 연산기; 및상기 실수 곱셈값 모두를 더하는 축적기를 포함하는모뎀 장치에서 QAM 심볼의 크기를 이용한 상관도 기반의 프레임 동기 장치
|
14 |
14
QAM 심볼 크기를 이용한 이진 신호로 표현되는 이진 동기 패턴을 구성하는 동기 패턴 구성부;신호를 수신하면 심볼 단위로 순서대로 수신 신호의 전력값을 연산하고 수신 신호의 전력값을 기반으로 상기 수신 신호의 크기값을 이진 신호로 변환하여 이진 수신 벡터를 구성하는 수신 벡터 구성부; 및상기 이진 수신 벡터와 상기 이진 동기 패턴 간의 상관도를 기반으로 프레임 동기를 획득하는 동기 획득부를 포함하는모뎀 장치에서 신호 변환에 의한 이진 상관도 기반의 프레임 동기 장치
|
15 |
15
제14항에 있어서, 상기 수신 벡터 구성부는,수신한 상기 신호의 전력값을 연산하는 전력 연산기;상기 수신 신호의 크기값을 기설정한 전력 문턱값을 기준으로 이진 신호로 변환하여 이진 수신 벡터를 구하는 전력 비교에 의한 이진 변환기; 및상기 이진 수신 신호를 지연하는 지연기를 L개(L = 동기패턴의 길이) 포함하여 L개의 상기 이진 수신 신호를 가지는 상기 이진 수신 벡터를 구성하는모뎀 장치에서 신호 변환에 의한 이진 상관도 기반의 프레임 동기 장치
|
16 |
16
제14항에 있어서, 상기 동기 획득부는,상기 이진 수신 벡터와 상기 이진 동기 패턴 간의 상관도 연산을 수행하는 상관도 연산부; 및상기 다수의 상관도값들 중에서 상기 상관도 연산 결과가 가장 높은 추정값을 프레임 시작 위치로 결정하여 프레임 동기를 획득하는 상관도 비교부를 포함하는모뎀 장치에서 신호 변환에 의한 이진 상관도 기반의 프레임 동기 장치
|
17 |
17
제16항에 있어서,상기 상관도 연산은,상기 이진 수신 벡터에 포함된 이진 수신 신호와 상기 이진 동기 패턴에 포함된 이진 동기 신호를 대응하는 순서대로 배타적 부정 논리합하는 배타적 부정 논리합 연산기; 및상기 배타적 부정 논리합값 모두를 더하는 축적기를 더 포함하는모뎀 장치에서 신호 변환에 의한 이진 상관도 기반의 프레임 동기 장치
|