1 |
1
PBBN(Provider Backbone Bridges Network), PBN(Provider Bridges Network), 및 IPN(Internet Protocol Network)을 연동하여 패킷을 처리하는 L2/L3 패킷 처리장치에 있어서,입력된 패킷의 L2 헤더를 분석하여 전달헤더를 만들고, 상기 전달헤더의 플래그(flag)를 업데이트하는 헤더 프리프로세싱부;상기 헤더 프리프로세싱부를 통과한 패킷에서 L3 헤더를 분석하여 IP 플로우(Flow)를 생성하는 패킷 프로세서부;상기 패킷 프로세서부에 연결되어, PBN 이나 IPN 으로부터 입력되는 패킷을 PBBN의 L2 포맷으로 매핑하기 위해 프레임을 확장하는 패킷 익스텐션부;상기 패킷 익스텐션부를 통과한 패킷을 재정렬하며, 불필요한 바이트를 제거하고 패킷을 병합하는 패킷 컴프레서부; 및상기 패킷 프로세서부 및 패킷 익스텐션부에 연결되며, 상기 입력되는 패킷의 정보에 따라 출력되는 포트를 결정하는 룩업 테이블을 포함하며,여기서, 상기 룩업 테이블은,상기 패킷 프로세서부에 연결되며, PBBN으로부터 입력되는 패킷의 정보에 의해 PBN 또는 IPN 으로 출력되는 포트를 결정하는 제1 룩업 테이블; 및상기 패킷 익스텐션부에 연결되며, PBN 또는 IPN 으로부터 입력되는 패킷의 정보에 의해 PBBN으로 출력되는 포트를 결정짓는 제2 룩업 테이블을 포함하는 L2/L3 패킷 처리장치
|
2 |
2
제1항에 있어서,상기 헤더 프리프로세싱부를 통과한 패킷에 대하여 MAC(Medium Access Control) 필터 및 L2 관련 필터링을 제공하는 패킷 필터부를 더 포함하는 것을 특징으로 하는 L2/L3 패킷 처리장치
|
3 |
3
제1항에 있어서,상기 패킷 익스텐션부의 입력부 및 출력부에 각각 연결되어, 패킷 확장을 위해 패킷을 저장하는 제1 및 제2 스키드 버퍼를 더 포함하는 것을 특징으로 하는 L2/L3 패킷 처리장치
|
4 |
4
제1항에 있어서,상기 헤더 프리프로세싱부는,입력된 패킷으로부터 제1 이더 타입을 추출하고, 이더타입이 0x5DC 이상이면 제1 딜리버리 헤더에 VID, B-Flag, I-Flag, S-Flag, 및 C-Flag를 순차적으로 세팅하고, 제2 내지 제5 이더타입을 순차적으로 검출하는 이더타입 검출부; 및상기 이더타입 검출부를 통과한 패킷을 이더타입에 따라 IPv4, IPv6, MPLS, 및 인벨리드 패킷(Invalid Packet)으로 처리하는 패킷 처리부;를 포함하는 것을 특징으로 하는 L2/L3 패킷 처리장치
|
5 |
5
제4항에 있어서,상기 이더타입 검출부는,이더타입이 B 태그이면 VID 및 제2 이더타입을 추출하고,상기 제2 이더타입을 추출한 다음 이더타입이 I-Tag 이면 I-SID를 추출하고 제1 딜리버리 헤더의 B-Flag 및 I-Flag를 세팅하고 제3 이더타입을 추출하고,상기 제3 이더타입을 추출한 다음 이더타입이 S-Tag 이면 제1 딜리버리 헤더의 S-Flag 를 세팅하고 제4 이더타입을 추출하고, 상기 제4 이더타입을 추출한 다음 이더타입이 C-Tag 이면 C-VID 및 제5 이더타입을 추출하고 제1 딜리버리 헤더에 C-Flag를 세팅하는 것을 특징으로 하는 L2/L3 패킷 처리장치
|
6 |
6
제4항에 있어서,상기 패킷 처리부는,이더타입이 0x0800 이면 IPv4 패킷 처리하고, 이더타입이 0x86DD 이면 IPv6 패킷 처리하고, 이더타입이 0x8847이면 MPLS 패킷 처리하고, 상기 0x0800, 0x86DD, 0x8847 이외의 이더타입에 대해서는 제1 딜리버리 헤더의 익셉트 플래그(Except Flag)를 세팅하여 인벨리드 패킷(Invalid Packet) 처리를 하는 것을 특징으로 하는 L2/L3 패킷 처리장치
|
7 |
7
제4항에 있어서, 상기 입력된 패킷의 이더타입이 0x5DC 보다 작으면 LLC-Flag 를 세팅하여 헤더 렝쓰(length)를 계산하는 LLC(Logical Link Control) 헤더 검출부 를 더 포함하는 것을 특징으로 하는 L2/L3 패킷 처리장치
|
8 |
8
제7항에 있어서,상기 LLC 헤더 검출부는,이더타입이 0x8870 이면 이더넷 표준 802
|
9 |
9
제1항에 있어서,상기 패킷 프로세서부는,PBBN으로부터 입력되는 L2 프레임에 대해 PBN 으로 전송되는 출력포트와 로컬 ISID를 획득하는 L2 처리 엔진;입력된 패킷이 IPv4 패킷인 경우 IPv4 헤더를 파싱하고 헤더 체크섬(checksum)을 계산하여 업데이트하는 IPv4 처리 엔진;입력된 패킷이 MPLS 패킷인 경우 MPLS 라벨을 위한 트랜지셔널 헤더 및 딜리버리 헤더를 업데이트하는 MPLS 처리 엔진; 및 입력된 패킷이 IPv6 패킷인 경우 IPv6 패킷의 헤더분석을 하여 각종 룩업 결과를 획득하고 20비트 해쉬값을 생성하는 IPv6 처리 엔진을 포함하는 것을 특징으로 하는 L2/L3 패킷 처리장치
|
10 |
10
삭제
|
11 |
11
PBBN(Provider Backbone Bridges Network), PBN(Provider Bridges Network), 및 IPN(Internet Protocol Network)을 연동하여 패킷을 처리하는 L2/L3 패킷 처리방법에 있어서,입력된 패킷의 L2 헤더를 분석하여 전달헤더 생성하며, 상기 전달헤더의 플래그(flag)를 업데이트하는 헤더 프리프로세싱 단계;상기 프리프로세싱 단계를 거친 패킷에서 L3 헤더를 분석하여 IP 플로우(Flow)를 생성하는 패킷 프로세싱 단계; 및상기 입력되는 패킷의 정보에 따라 출력 포트를 결정하고, 상기 IP 플로우를 처리하는 단계를 포함하며,여기서, 상기 출력 포트는 룩업 테이블을 기반으로 결정되며,여기서, 상기 룩업 테이블은,PBBN으로부터 입력되는 패킷의 정보에 의해 PBN 또는 IPN 으로 출력되는 포트를 결정하는 제1 룩업 테이블; 및PBN 또는 IPN 으로부터 입력되는 패킷의 정보에 의해 PBBN으로 출력되는 포트를 결정짓는 제2 룩업 테이블을 포함하는 L2/L3 패킷 처리방법
|
12 |
12
제 11항에 있어서, 상기 헤더 프리프로세싱 단계는,입력된 패킷으로부터 제1 이더 타입을 추출하고, 이더타입이 0x5DC 이상이면 제1 딜리버리 헤더에 VID, B-Flag, I-Flag, S-Flag, 및 C-Flag를 순차적으로 세팅하고, 제2 내지 제5 이더타입을 순차적으로 검출하는 이더타입 검출단계; 및상기 이더타입 검출단계를 거친 패킷을 이더타입에 따라 IPv4, IPv6, MPLS, 및 인벨리드 패킷(Invalid Packet)으로 처리하는 패킷 처리단계를 포함하는 것을 특징으로 하는 L2/L3 패킷 처리방법
|
13 |
13
제12항에 있어서,상기 이더타입 검출단계는,이더타입이 B 태그이면 VID 및 제2 이더타입을 추출하고,상기 제2 이더타입을 추출한 다음 이더타입이 I-Tag 이면 I-SID를 추출하고 제1 딜리버리 헤더의 B-Flag 및 I-Flag를 세팅하고 제3 이더타입을 추출하고,상기 제3 이더타입을 추출한 다음 이더타입이 S-Tag 이면 제1 딜리버리 헤더의 S-Flag 를 세팅하고 제4 이더타입을 추출하고, 상기 제4 이더타입을 추출한 다음 이더타입이 C-Tag 이면 C-VID 및 제5 이더타입을 추출하고 제1 딜리버리 헤더에 C-Flag를 세팅하는 것을 특징으로 하는 L2/L3 패킷 처리방법
|
14 |
14
제12항에 있어서,상기 패킷 처리단계는,이더타입이 0x0800 이면 IPv4 패킷 처리하고, 이더타입이 0x86DD 이면 IPv6 패킷 처리하고, 이더타입이 0x8847이면 MPLS 패킷 처리하고, 상기 0x0800, 0x86DD, 0x8847 이외의 이더타입에 대해서는 제1 딜리버리 헤더의 익셉트 플래그(Except Flag)를 세팅하여 인벨리드 패킷(Invalid Packet) 처리를 하는 것을 특징으로 하는 L2/L3 패킷 처리방법
|
15 |
15
제12항에 있어서, 상기 입력된 패킷의 이더타입이 0x5DC 보다 작으면 LLC-Flag 를 세팅하여 헤더 렝쓰(length)를 계산하는 LLC(Logical Link Control) 헤더 검출단계 를 더 포함하는 것을 특징으로 하는 L2/L3 패킷 처리방법
|
16 |
16
제15항에 있어서,상기 LLC 헤더 검출단계는,이더타입이 0x8870 이면 이더넷 표준 802
|