| 1 |
1
제 1 전극 및 제 2 전극;상기 제 1 전극 상에 제공되고, 제 1 반도체 패턴들 및 상기 제 1 반도체 패턴들 사이의 적어도 하나 이상의 제 1 장벽 패턴을 포함하는 제 1 레그;상기 제 2 전극 상에 제공되고, 제 2 반도체 패턴들 및 상기 제 2 반도체 패턴들 사이의 적어도 하나 이상의 제 2 장벽 패턴을 포함하는 제 2 레그; 및상기 제 1 레그 및 상기 제 2 레그 상에 제공되는 공통 전극을 포함하고, 상기 제 1 장벽 패턴의 열전도도는 상기 제 1 반도체 패턴들의 열전도도 보다 작고, 상기 제 2 장벽 패턴의 열전도도는 상기 제 2 반도체 패턴들의 열전도도 보다 작고,상기 제 1 장벽 패턴은 상기 제 1 반도체 패턴들과 금속 간의 금속-반도체 화합물을 포함하고, 상기 제 2 장벽 패턴은 상기 제 2 반도체 패턴들과 금속 간의 금속-반도체 화합물을 포함하고,상기 제 1 장벽 패턴의 전기 전도도는 상기 제 1 반도체 패턴들의 전기 전도도 이상이고, 상기 제 2 장벽 패턴의 전기 전도도는 상기 제 2 반도체 패턴들의 전기 전도도 이상인 열전 소자
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제 1 항에 있어서, 제 1 반도체 패턴들은 서로 다른 물질이거나 서로 다른 전기적 특성을 갖는 열전 소자
|
| 5 |
5
제 1 항에 있어서, 제 2 반도체 패턴들은 서로 다른 물질이거나 서로 다른 전기적 특성을 갖는 열전 소자
|
| 6 |
6
제 1 항에 있어서, 상기 제 1 반도체 패턴들은 제 1 도전형의 반도체 패턴이고, 상기 제 2 반도체 패턴들은 제 2 도전형의 반도체 패턴인 열전 소자
|
| 7 |
7
제 1 항에 있어서, 상기 제 1 반도체 패턴들 및 상기 제 2 반도체 패턴들은 실리콘(Si) 또는 게르마늄(Ge)을 포함하는 열전 소자
|
| 8 |
8
제 7 항에 있어서, 상기 제 1 장벽 패턴 및 상기 제 2 장벽 패턴은 Si-금속 화합물, Ge-금속 화합물 및 Si-Ge 금속 화합물 중 적어도 하나 이상을 포함하는 열전 소자
|
| 9 |
9
제 8 항에 있어서, 상기 금속 화합물들은 어븀(Er), 유로피움(Eu), 사마륨(Sm), 백금(Pt) 및 이터븀(Yb) 중 적어도 하나 이상을 포함하는 열전 소자
|
| 10 |
10
제 1 항에 있어서, 상기 공통 전극, 상기 제 1 전극 및 상기 제 2 전극은 불순물로 도핑된 실리콘(Si) 또는 게르마늄(Ge)인 열전 소자
|
| 11 |
11
제 1 항에 있어서, 상기 공통 전극, 상기 제 1 전극 및 상기 제 2 전극은 탄소(C), 알루미늄(Al), 구리(Cu), 텅스텐(W), 티타늄(Ti), 은(Ag), 금(Au), 백금(Pt), 니켈(Ni), 몰리브덴(Mo), 탄탈륨(Ta), 이리듐(Ir), 루테늄(Ru), 아연(Zn), 주석(Sn) 및 인듐(In)을 포함하는 그룹에서 선택되는 적어도 하나 이상을 포함하는 열전 소자
|
| 12 |
12
제 1 항에 있어서, 상기 제 1 레그와 상기 제 2 레그가 복수 개 제공되는 열전 소자
|
| 13 |
13
삭제
|
| 14 |
14
제 1 항에 있어서, 상기 제 1 장벽 패턴은 상기 제 1 반도체 패턴들과 오믹 콘택트를 이루고, 상기 제 2 장벽 패턴은 상기 제 2 반도체 패턴들과 오믹 콘택트를 이루는 열전 소자
|
| 15 |
15
제 1 항에 있어서, 상기 제 1 레그 및 상기 제 2 레그 중 하나의 측벽 상에 캐핑 패턴이 제공되는 열전 소자
|
| 16 |
16
제 1 전극 및 제 2 전극, 상기 제 1 전극 상에 제공되고 제 1 반도체 패턴들 및 상기 제 1 반도체 패턴들 사이의 적어도 하나 이상의 제 1 장벽 패턴을 포함하는 제 1 레그, 상기 제 2 전극 상에 제공되고 제 2 반도체 패턴들 및 상기 제 2 반도체 패턴들 사이의 적어도 하나 이상의 제 2 장벽 패턴을 포함하는 제 2 레그, 및 상기 제 1 레그 및 상기 제 2 레그 상에 제공되는 공통 전극을 포함하는 복수의 열전 소자들을 포함하고,하나의 열전 소자의 상기 제 1 전극은 인접한 다른 열전 소자의 상기 제 2 전극과 전기적으로 연결되고,상기 복수의 열전 소자들의 공통 전극은 상호 전기적으로 절연되고, 상기 제 1 장벽 패턴은 상기 제 1 반도체 패턴들과 금속 간의 금속-반도체 화합물을 포함하고, 상기 제 2 장벽 패턴은 상기 제 2 반도체 패턴들과 금속 간의 금속-반도체 화합물을 포함하고,상기 제 1 장벽 패턴의 전기 전도도는 상기 제 1 반도체 패턴들의 전기 전도도 이상이고, 상기 제 2 장벽 패턴의 전기 전도도는 상기 제 2 반도체 패턴들의 전기 전도도 이상인 열전 소자 어레이
|
| 17 |
17
기판 상에 제 1 전극 및 제 2 전극을 형성하는 것;상기 제 1 전극 상에, 제 1 반도체 패턴들 및 상기 제 1 반도체 패턴들 사이에 적어도 하나 이상의 제 1 예비 장벽 패턴을 포함하는 제 1 레그를 형성하는 것;상기 제 1 예비 장벽 패턴을 열처리하여 제 1 장벽 패턴을 형성하는 것;상기 제 2 전극 상에, 제 2 반도체 패턴들 및 상기 제 2 반도체 패턴들 사이에 적어도 하나 이상의 제 2 예비 장벽 패턴을 포함하는 제 2 레그를 형성하는 것;상기 제 2 예비 장벽 패턴을 열처리하여 제 2 장벽 패턴을 형성하는 것; 및상기 제 1 레그 및 상기 제 2 레그 상에 공통 전극을 형성하는 것을 포함하는 열전 소자 제조 방법
|
| 18 |
18
삭제
|
| 19 |
19
제 17 항에 있어서, 상기 제 2 레그를 형성하기 전에, 상기 제 1 레그 상에 캐핑 패턴을 형성하는 것을 더 포함하는 열전 소자 제조 방법
|
| 20 |
20
기판 상에 공통 전극을 형성하는 것;상기 공통 전극 상에, 제 1 반도체 패턴들 및 상기 제 1 반도체 패턴들 사이에 적어도 하나 이상의 제 1 예비 장벽 패턴을 포함하는 제 1 레그를 형성하는 것;상기 제 1 예비 장벽 패턴을 열처리하여 제 1 장벽 패턴을 형성하는 것;상기 공통 전극 상에, 제 2 반도체 패턴들 및 상기 제 2 반도체 패턴들 사이에 적어도 하나 이상의 제 2 예비 장벽 패턴을 포함하는 제 2 레그를 형성하는 것;상기 제 2 예비 장벽 패턴을 열처리하여 제 2 장벽 패턴을 형성하는 것;상기 제 1 레그 상에 제 1 전극을 형성하는 것; 및 상기 제 2 레그 상에 제 2 전극을 형성하는 것을 포함하는 열전 소자 제조 방법
|
