| 1 |
1
기판;
상기 기판 상에 배치되되, 제1 도전형의 제1 반도체부, 상기 제1 도전형의 제2 반도체부, 및 상기 제1 반도체부 및 상기 제2 반도체부 사이에 개재된 제2 도전형의 제3 반도체부를 포함하는 광 변조부; 및
상기 광 변조부의 양 측벽들에 각각 연결되고, 광 변조부의 상부면보다 낮은 상부면을 갖는 제1 리세스부 및 제2 리세스부를 포함하되,
상기 광 변조부는 상기 제1 반도체부와 상기 제3 반도체부의 접합에 의해 형성된 제1 공핍층 및 상기 제2 반도체부와 상기 제3 반도체부의 접합에 의해 형성된 제2 공핍층을 포함하고, 상기 제1 도전형 및 상기 제2 도전형은 서로 다른 광전 소자
|
| 2 |
2
제1 항에 있어서,
동작시에, 상기 제1 및 제2 공핍층 중에서 어느 하나의 공핍층에 역 바이어스 전압이 작용하는 광전 소자
|
| 3 |
3
제2 항에 있어서,
상기 제1 리세스부 및 제2 리세스부는 상기 제1 반도체부 및 상기 제2 반도체부보다 고농도의 상기 제1 도전형의 제1 고농도 도핑 영역 및 제2 고농도 도핑 영역을 각각 포함하고,
동작시에, 상기 역바이어스 전압은 상기 제1 고농도 도핑 영역 및 상기 제2 고농도 도핑 영역 사이에 인가되는 전압에 의해 생성되는 광전 소자
|
| 4 |
4
제3 항에 있어서,
상기 제1 고농도 도핑 영역 및 상기 제2 고농도 도핑 영역은 상기 광 변조부의 상기 양 측벽들으로부터 옆으로 이격된 광전 소자
|
| 5 |
5
제4 항에 있어서,
상기 광 변조부는 제1 광신호가 입사되는 수광면 및 제2 광신호가 출사되는 출광면을 포함하되,
상기 제2 광신호의 위상은 상기 역바이어스 전압차에 의해 조절되는 광전 소자
|
| 6 |
6
제5 항에 있어서,
상기 광 변조부의 상기 수광면 및 상기 출광면 중에서 어느 하나에 연결된 그레이팅 결합기(grating coupler)를 더 포함하는 광전 소자
|
| 7 |
7
제2 항에 있어서,
상기 광 변조부의 광 흡수율은 상기 역바이어스 전압차에 의해 조절되는 광전 소자
|
| 8 |
8
제1 항에 있어서,
상기 기판 및 상기 광 변조부 사이에 개재된 산화막을 더 포함하는 광전 소자
|
| 9 |
9
제8 항에 있어서,
상기 산화막은 상기 기판 상에 광도파로가 형성될 부분에 선택적으로 산소 이온을 주입하여 형성된 것을 포함하는 광전 소자
|
| 10 |
10
제1 항에 있어서,
상기 기판은 상기 광 변조부가 배치된 광전 영역으로부터 옆으로 이격된 주변 영역을 포함하고,
상기 주변 영역의 상기 기판 상에 배치된 게이트 절연막; 및
상기 게이트 절연막 상에 배치된 게이트 전극을 더 포함하는 광전 소자
|
| 11 |
11
제1 항에 있어서,
상기 제1 반도체부와 상기 제3 반도체부의 제1 접합면 및 상기 제2 반도체부와 상기 제3 반도체부의 제2 접합면은 상기 기판의 상부면과 비평행한 광전 소자
|
| 12 |
12
제11 항에 있어서,
상기 광 변조부는 서로 마주보는 제1 측벽 및 제2 측벽을 포함하되,
상기 접합면들은 상기 기판의 상부면과 수직하고,
어느 하나의 접합면과 상기 제1 측벽 사이의 거리는, 상기 어느 하나의 접합면과 상기 제2 측벽 사이의 거리와 동일한 광전 소자
|
| 13 |
13
제12 항에 있어서,
동작시에, 상기 어느 하나의 공핍층을 형성하는 반도체부들 사이에 역 바이어스 전압이 인가되는 광전 소자
|
| 14 |
14
제1 항에 있어서,
상기 제1 반도체부, 상기 제3 반도체부 및 상기 제2 반도체부는 상기 기판 상에 차례로 적층되고, 상기 제1 반도체부와 상기 제3 반도체부의 제1 접합면 및 상기 제3 반도체부와 상기 제2 반도체부의 제2 접합면은 상기 기판의 상부면과 평행한 광전 소자
|
| 15 |
15
제14 항에 있어서,
상기 광 변조부는, 상기 제2 반도체부 상에 배치되고 상기 제2 반도체부보다 고농도의 상기 제1 도전형의 고농도 도핑 영역을 더 포함하는 광전 소자
|
| 16 |
16
제15 항에 있어서,
상기 광 변조부는 상부면 및 하부면을 포함하되,
어느 하나의 접합면과 상기 상부면 사이의 거리는, 상기 어느 하나의 접합면과 상기 하부면 사이의 거리와 동일한 광전 소자
|
| 17 |
17
제16 항에 있어서,
동작시에, 상기 어느 하나의 공핍층을 형성하는 반도체부들 사이에 역 바이어스 전압이 인가되는 광전 소자
|
| 18 |
18
입력단, 상기 입력단과 연결된 제1 광도파로, 및 상기 제1 광도파로와 이격되고, 상기 입력단과 연결된 제2 광도파로를 포함하는 입력 와이 분지; 및
상기 제1 광도파로, 상기 제2 광도파로, 및 상기 제1 광도파로 및 상기 제2 광도파로와 연결된 출력단을 포함하는 출력 와이 분지를 포함하되,
상기 제1 광도파로 및 상기 제2 광도파로 중에서 적어도 어느 하나는,
기판;
상기 기판 상에 배치되되, 제1 도전형의 제1 반도체부, 상기 제1 도전형의 제2 반도체부, 및 상기 제1 반도체부 및 상기 제2 반도체부 사이에 개재된 제2 도전형의 제3 반도체부를 포함하는 광 변조부; 및
상기 광 변조부의 양 측벽들에 각각 연결되고, 광 변조부의 상부면보다 낮은 상부면을 갖는 제1 리세스부 및 제2 리세스부를 포함하되,
상기 광 변조부는 상기 제1 반도체부와 상기 제3 반도체부의 접합에 의해 형성된 제1 공핍층 및 상기 제2 반도체부와 상기 제3 반도체부의 접합에 의해 형성된 제2 공핍층을 포함하고, 상기 제1 도전형 및 상기 제2 도전형은 서로 다른 광전 소자
|
| 19 |
19
제18 항에 있어서,
상기 입력단으로 입력되는 입력 광신호와 상기 출력단에서 출력되는 출력 광신호의 위상의 차이는, 상기 제1 공핍층 및 상기 제2 공핍층 중에서 어느 하나의 공핍층의 두께의 변화에 의해 조절되는 광전 소자
|
