| 1 |
1
기판 상에 이종 접합 바이폴라 트랜지스터를 형성하는 것;제 1 금속으로, 상기 이종 접합 바이폴라 트랜지스터의 배선을 형성하고 상기 이종 접합 바이폴라 트랜지스터로부터 이격된 상기 기판 상에 커패시터의 하부 전극을 형성하는 것;상기 기판 상에 상기 이종 접합 바이폴라 트랜지스터 및 상기 하부 전극을 덮는 제 1 절연막을 형성하는 것; 및제 2 금속으로, 상기 제 1 절연막 상에 상기 커패시터의 상부 전극을 형성하고 상기 커패시터로부터 이격된 상기 기판 상에 저항 패턴을 형성하는 것을 포함하고,상기 상부 전극의 폭은 상기 하부 전극의 폭보다 작고,상기 상부 전극의 가장자리는 상기 하부 전극의 가장자리로부터 수평적으로 이격되고,상기 상부 전극은 상기 하부 전극 상부의 가장자리를 노출하는 단일 기판 집적 회로 장치의 제조 방법
|
| 2 |
2
제 1 항에 있어서, 상기 상부 전극의 면적은 상기 하부 전극의 면적 보다 작은 단일 기판 집적 회로 장치의 제조 방법
|
| 3 |
3
제 1 항에 있어서, 상기 상부 전극 상에 제 2 절연막을 형성하는 것;상기 제 2 절연막을 패터닝하여 상기 상부 전극의 상면을 노출하는 것; 및제 3 금속으로, 상기 상부 전극 상에 커패시터 배선을 형성하고 상기 저항 패턴 상에 저항 패턴 배선을 형성하는 것을 더 포함하는 단일 기판 집적 회로 장치의 제조 방법
|
| 4 |
4
제 1 항에 있어서, 상기 이종 접합 바이폴라 트랜지스터를 형성하는 것은:상기 기판 상에 예비 부 컬렉터층, 예비 컬렉터층, 예비 베이스층, 예비 이미터층 및 예비 이미터 캡층을 순차적으로 형성하는 것; 및 상기 예비 부 컬렉터층, 상기 예비 컬렉터층, 상기 예비 베이스층, 상기 예비 이미터층 및 상기 예비 이미터 캡층을 패터닝하여 부 컬렉터층, 컬렉터층, 베이스층, 이미터층 및 이미터 캡층을 형성하는 것을 포함하는 단일 기판 집적 회로 장치의 제조 방법
|
| 5 |
5
제 4 항에 있어서, 상기 부 컬렉터층, 상기 베이스층 및 상기 이미터 캡층 상에 각각 컬렉터 전극, 베이스 전극 및 이미터 전극을 형성하는 것을 포함하는 단일 기판 집적 회로 장치의 제조 방법
|
| 6 |
6
제 5 항에 있어서, 상기 컬렉터 전극, 상기 베이스 전극 및 상기 이미터 전극을 형성하는 것은 리프트 오프(lift off) 공정으로 수행되는 단일 기판 집적 회로 장치의 제조 방법
|
| 7 |
7
제 5 항에 있어서, 상기 컬렉터 전극, 상기 베이스 전극 및 상기 이미터 전극을 형성한 후, 상기 컬렉터 전극, 상기 베이스 전극 및 상기 이미터 전극을 덮는 제 3 절연막을 콘포멀하게 형성하는 것을 더 포함하는 단일 기판 집적 회로 장치의 제조 방법
|
| 8 |
8
제 7 항에 있어서, 상기 제 3 절연막에 비아홀을 형성하여 상기 컬렉터 전극, 상기 베이스 전극 및 상기 이미터 전극의 상면의 적어도 일부를 노출하는 것을 더 포함하는 단일 기판 집적 회로 장치의 제조 방법
|
| 9 |
9
제 1 항에 있어서, 제 1 금속으로 상기 이종 접합 바이폴라 트랜지스터의 배선을 형성하고 상기 이종 접합 바이폴라 트랜지스터로부터 이격된 상기 기판 상에 커패시터의 하부 전극을 형성하는 것, 및 제 2 금속으로 상기 제 1 절연막 상에 상기 커패시터의 상부 전극을 형성하고 상기 커패시터로부터 이격된 상기 기판 상에 저항 패턴을 형성하는 것은 리프트 오프(lift off) 공정으로 수행되는 단일 기판 집적 회로 장치의 제조 방법
|
| 10 |
10
제 1 항에 있어서, 상기 상부 전극은 상기 하부 전극의 두께 보다 얇게 형성되는 단일 기판 집적 회로 장치의 제조 방법
|
| 11 |
11
기판 상에 제공되는 이종 접합 바이폴라 트랜지스터;상기 기판 상에서 상기 이종 접합 바이폴라 트랜지스터로부터 이격되고, 하부 전극, 제 1 절연막 및 상부 전극을 포함하는 커패시터; 및상기 기판 상에서 상기 커패시터로부터 이격되는 저항 패턴을 포함하고, 상기 이종 접합 바이 폴라 트랜지스터의 배선과 상기 하부 전극은 동일 물질이고, 상기 상부 전극 및 상기 저항 패턴은 동일 물질이고, 상기 상부 전극의 폭은 상기 하부 전극의 폭보다 작고,상기 상부 전극의 가장자리는 상기 하부 전극의 가장자리로부터 이격되고,상기 상부 전극은 상기 하부 전극 상부의 가장자리를 노출하는 단일 기판 집적 회로 장치
|
| 12 |
12
제 11 항에 있어서, 상기 상부 전극의 면적은 상기 하부 전극의 면적 보다 작은 단일 기판 집적 회로 장치
|
| 13 |
13
제 11 항에 있어서, 상기 제 1 절연막 상에 제공되는 제 2 절연 패턴을 더 포함하는 단일 기판 집적 회로 장치
|
| 14 |
14
제 13 항에 있어서, 상기 제 2 절연 패턴은 상기 상부 전극 및 상기 저항 패턴의 상면의 적어도 일부를 노출하는 단일 기판 집적 회로 장치
|
| 15 |
15
제 14 항에 있어서, 상기 상부 전극 상에 제공되는 커패시터 배선 및 상기 저항 패턴 상에 제공되는 저항 패턴 배선을 더 포함하는 단일 기판 집적 회로 장치
|
| 16 |
16
제 15 항에 있어서, 상기 커패시터 배선 및 상기 저항 패턴 배선은 동일 물질인 단일 기판 집적 회로 장치
|
| 17 |
17
제 11 항에 있어서, 상기 이종 접합 바이폴라 트랜지스터는 기판 상에 순차적으로 형성된 부 컬렉터층, 컬렉터층, 베이스층, 이미터층 및 이미터 캡층을 포함하는 단일 기판 집적 회로 장치
|
| 18 |
18
제 17 항에 있어서, 상기 부 컬렉터층, 상기 베이스층 및 상기 이미터 캡층 상에 각각 제공되는 컬렉터 전극, 베이스 전극 및 이미터 전극을 포함하는 단일 기판 집적 회로 장치
|
| 19 |
19
제 11 항에 있어서, 상기 제 1 절연막은 상기 기판 상에 콘포멀하게 제공되는 단일 기판 집적 회로 장치
|
| 20 |
20
제 19 항에 있어서, 상기 기판과 상기 제 1 절연막 사이에 제 3 절연막을 더 포함하는 단일 기판 집적 회로 장치
|
| 21 |
21
제 11 항에 있어서, 상기 상부 전극의 가장자리 전부는 상기 하부 전극의 가장자리로부터 내측으로 이격되어 상기 하부 전극의 가장자리를 노출하는 단일 기판 집적 회로 장치
|
