맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

효율적인 ＬＤＰＣ 고속 부호화 방법 및 이를 이용하는 장치

  • 기술번호 : KST2015086172
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 LDPC(Low-Density Parity-Check) 고속 부호화를 위하여 IEEE 802.1x 표준에 제안된 패리티 검사 행렬을 이용하는 효율적인 고속 부호화 방법에 관한 것이다. 종래에는 LDPC 부호의 임의의 패리티 검사 행렬을 블록화해서 나누고 연관된 행렬 방정식들을 통하여 부호화를 수행하거나, Quasi-Cyclic(QC) LDPC 부호의 임의의 패리티 검사 행렬을 이용하여 얻은 생성 행렬과 정보벡터들과의 행렬 곱셈 연산을 순차적인 두 단계로 나누어 각 단계를 순환 시프트 레지스터(cyclic shift-register)로 구현한 부호화 장치를 통하여 부호화를 수행하였다. 본 발명은 종래의 발명과는 달리, 표준에 제안된 이중대각 패리티 구조를 가지는 패리티 검사 행렬을 이용하여 임시 패리티 비트 생성, 수정 비트 생성, 패리티 비트 수정을 통한 부호화 방법과 더불어 패리티 검사 행렬의 quasi-cyclic 특성을 이용하여 낮은 추가 복잡도를 가지는 효율적인 고속 부호화 방법을 제공한다.
Int. CL H03M 13/11 (2006.01)
CPC H03M 13/116(2013.01) H03M 13/116(2013.01) H03M 13/116(2013.01) H03M 13/116(2013.01)
출원번호/일자 1020100047527 (2010.05.20)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2011-0070730 (2011.06.24) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020090127357   |   2009.12.18
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.05.20)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이용호 대한민국 대전광역시 유성구
2 장대익 대한민국 대전광역시 서구
3 이호진 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인지명 대한민국 서울특별시 강남구 남부순환로**** 차우빌딩*층

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2010.05.20 수리 (Accepted) 1-1-2010-0325673-12
2 의견제출통지서
Notification of reason for refusal		 2013.05.27 발송처리완료 (Completion of Transmission) 9-5-2013-0360929-21
3 거절결정서
Decision to Refuse a Patent		 2013.09.04 발송처리완료 (Completion of Transmission) 9-5-2013-0621656-62
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
패리티 검사 행렬을 이용하여 저밀도 패리티 검사(Low Density Parity Check; LDPC) 부호로 부호화하는 부호화 장치에 있어서,임의의 패리티 비트를 생성하는 임의의 패리티 비트 생성 블록;상기 임의의 패리티 비트와 정보벡터를 입력 받아 매 클럭 마다 상기 임의의 패리티 비트에 대응하는 임시 패리티 비트를 생성하는 임시 패리티 비트 생성 블록;상기 임의의 패리티 비트와 임시 패리티 비트를 입력 받아 상기 임의의 패리티 비트에 대응하는 수정 비트를 매 클럭 마다 생성하는 수정 비트 생성 블록; 및상기 임의의 패리티 비트, 상기 임시 패리티 비트 및 상기 수정 비트를 입력받아 매 클럭 마다 수정된 패리티 비트를 생성하는 패리티 비트 수정 블록을 포함하는 LDPC 부호화 장치
2 2
제1항에 있어서, 상기 패리티 검사 행렬은 써큘런트(circulant) 순열 행렬 형태를 가지는 시스테매틱(systematic) 부분과 패리티(parity) 부분을 포함하고, 상기 패리티 부분은 이중 대각 구조를 가지는 것인 LDPC 부호화 장치
3 3
제1항에 있어서, 상기 임시 패리티 비트 생성 블록은 상기 입력 받은 정보벡터를 이동시키는 복수개의 순환 좌측 시프트 레지스터(cyclic left shift register);상기 순환 좌측 시프트 레지스터와 전역 도선(global wire)으로 연결되어 상기 정보벡터를 가산하는 복수개의 가산기 부(sub) 블록; 및상기 임시 패리티 비트를 순차적으로 생성하기 위한 복수개의 임시 패리티 부 블록을 포함하는 것인 LDPC 부호화 장치
4 4
제3항에 있어서, 상기 패리티 검사 행렬의 원형 행렬을 이용한 LDPC 부호화 방식의 확장으로 인하여 요구되는 상기 전역 도선의 수가 그대로 유지되는 것을 특징으로 하는 LDPC 부호화 장치
5 5
제3항에 있어서, 상기 임시 패리티 비트 생성 블록은 상기 전역 도선과 상기 순환 좌측 시프트 레지스터를 이용하여 상기 정보벡터와 상기 패리티 검사 행렬의 상기 시스테매틱 부분과의 곱셈 연산을 수행하는 것인 LDPC 부호화 장치
6 6
제3항에 있어서, 상기 순환 좌측 시프트 레지스터는 평행하게 구현되고, 상기 임시 패리티 비트의 생성, 상기 수정 비트의 생성 및 상기 수정된 패리티 비트의 부분적인 생성이 매 클럭 마다 연속적으로 실행됨으로써 전체 부호화가 수행되는 것을 특징으로 하는 LDPC 부호화 장치
7 7
제3항에 있어서, 상기 임시 패리티 생성 블록은 상기 입력 받은 정보벡터를 연속적으로 부호화를 하는 경우에 있어서, 현재 정보벡터의 부호화 도중에 유휴 상태의 상기 순환 좌측 시프트 레지스터와 상기 임시 패리티 부 블록을 다음 정보벡터의 부호화에 이용하는 것인 LDPC 부호화 장치
8 8
제2항에 있어서,상기 패리티 검사 행렬에 포함된 상기 써큘런트 순열 행렬을 행 단위로 동일한 간격으로 분할하고, 상기 시스테매틱 부분을 이용하여 상기 정보벡터의 부호화를 부분적으로 동시에 수행하는 것을 특징으로 하는 LDPC 부호화 장치
9 9
제8항에 있어서,상기 써큘런트 순열 행렬의 크기와 상기 써큘런트 순열 행렬의 행 단위의 분할 간격에 의존하여 상기 정보벡터의 부호화 속도가 변화하는 것을 특징으로 하는 LDPC 부호화 장치
10 10
패리티 검사 행렬을 이용하여 저밀도 패리티 검사(Low Density Parity Check; LDPC) 부호로 부호화하는 방법에 있어서,임의의 패리티 비트를 생성하는 단계;상기 임의의 패리티 비트와 전송하고자 하는 정보벡터를 입력 받아 매 클럭마다 상기 임의의 패리티 비트에 대응하는 임시 패리티 비트를 생성하는 단계;상기 임의의 패리티 비트와 상기 임시 패리티 비트를 입력 받아 매 클럭 마다 상기 임의의 패리티 비트에 대응하는 수정 비트를 생성하는 단계; 및상기 임의의 패리티 비트, 상기 임시 패리티 비트 및 상기 수정 비트를 입력받아 매 클럭 마다 수정된 패리티 비트를 생성단계를 포함하는 LDPC 부호화 방법
11 11
제10항에 있어서,상기 패리티 검사 행렬은 써큘런트(circulant) 순열 행렬 형태를 가지는 시스테매틱(systematic) 부분과 패리티(parity) 부분을 포함하고, 상기 패리티 부분은 이중 대각 구조를 가지는 것인 LDPC 부호화 방법
12 12
제10항에 있어서, 상기 임시 패리티 비트를 생성하는 단계는 복수개의 순환 좌측 시프트 레지스터에서 상기 입력 받은 정보벡터를 가산하여 변환하는 단계; 및임시 패리티 부 블록에서 상기 변환된 정보벡터와 상기 임의의 패리티 비트를 이용하여 순차적으로 매 클럭 마다 부분적으로 임시 패리티 비트를 생성하는 단계를 포함하는 것인 LDPC 부호화 방법
13 13
제12항에 있어서, 상기 임시 패리티 비트를 생성하는 단계는상기 입력 받은 정보벡터를 연속적으로 부호화를 하는 경우에 있어서, 현재 정보벡터의 부호화 도중에 유휴 상태의 상기 순환 좌측 시프트 레지스터와 상기 임시 패리티 부 블록을 다음 정보벡터의 부호화에 이용하는 것 인 LDPC 부호화 방법
14 14
제11항에 있어서,상기 패리티 검사 행렬에 포함된 상기 써큘런트 순열 행렬을 행 단위로 동일한 간격으로 분할하고, 상기 시스테매틱 부분을 이용하여 상기 정보벡터의 부호화를 부분적으로 동시에 수행하는 것을 특징으로 하는 LDPC 부호화 방법
15 15
제14항에 있어서,상기 써큘런트 순열 행렬의 크기와 써큘런트 순열 행렬의 행 단위의 분할 간격에 의존하여 상기 정보벡터의 부호화 속도가 변화하는 것을 특징으로 하는 LDPC 부호화 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US20110154168 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2011154168 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 방송통신위원회 한국전자통신연구원 고효율 위성 리턴링크 접속 핵심기술 개발