| 1 |
1
제 1 및 제 2 기준 전압들을 발생하는 기준 전압 발생 회로;상기 제 1 및 제 2 기준 전압들을 이용하여 외부로부터 수신된 아날로그 신호를 제 1 디지털 신호로 변환하는 서브 아날로그 디지털 변환기; 및복수의 비트 열들을 포함하고, 상기 제 1 및 제 2 기준 전압들을 이용한 순차 접근 동작에 따라 상기 외부로부터 수신된 아날로그 신호를 제 2 디지털 신호로 변환하는 순차 접근 아날로그 디지털 변환기(Successive Approximation ADC)를 포함하며,상기 순차 접근 아날로그 디지털 변환기는,상기 제 1 디지털 신호를 수신하고, 상기 제 1 디지털 신호에 기반하여 상기 복수의 비트 열들에 상기 제 1 및 제 2 기준 전압들 중 하나를 인가한 상태에서, 상기 제 2 디지털 신호를 변환하되, 상기 순차 접근 아날로그 디지털 변환기는 상기 제 1 및 제 2 디지털 신호들이 합쳐진 디지털 출력 신호를 발생하고, 상기 제 1 디지털 신호를 구성하는 비트들은 상기 제 2 디지털 신호를 구성하는 비트들보다 상위 비트들로 구성되되,상기 복수의 비트 열들은 상기 제 1 디지털 신호를 구성하는 M(M은 정수) 비트들에 각각 대응하는 비트 열들, 그리고 상기 제 2 디지털 신호를 구성하는 N(N은 정수) 비트들에 각각 대응하는 비트 열들을 포함하고, 상기 순차 접근 아날로그 디지털 변환기는상기 제 1 디지털 신호에 기반하여 상기 M 비트들에 각각 대응하는 비트 열들에 상기 제 1 및 제 2 기준 전압들 중 하나를 인가하도록 구성되는 아날로그 디지털 변환 장치
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제 1 항에 있어서,상기 순차 접근 아날로그 디지털 변환기는 상기 M 비트들에 각각 대응하는 비트 열들과 연결된 비교부; 및상기 비트 열들 각각은 용량성 수동 소자를 더 포함하는 아날로그 디지털 변환 장치
|
| 5 |
5
제 4 항에 있어서,상기 순차 접근 아날로그 디지털 변환기는상기 N 비트들에 각각 대응하는 비트 열들에 상기 제 1 및 제 2 기준 전압들 중 하나를 인가하면서 검출된 상기 비교부의 전압에 따라 상기 N 비트들 중 하나의 값을 결정하도록 구성되는 아날로그 디지털 변환 장치
|
| 6 |
6
제 1 항에 있어서,상기 순차 접근 아날로그 디지털 변환기는 상기 N 비트들 중 MSB(Most Significant Bit)부터 LSB(Least Significant Bit)까지의 값을 순차적으로 결정하도록 구성되는 아날로그 디지털 변환 장치
|
| 7 |
7
제 1 항에 있어서,상기 서브 아날로그 디지털 변환기 및 순차 접근 아날로그 디지털 변환기는 상기 아날로그 신호를 수신하도록 구성되는 아날로그 디지털 변환 장치
|
| 8 |
8
제 1 항에 있어서,상기 서브 아날로그 디지털 변환기는상기 제 1 및 제 2 기준 전압들 사이의 적어도 하나의 전압 레벨과 상기 아날로그 신호의 전압 레벨을 비교함으로 상기 제 1 디지털 신호의 값을 결정하는 아날로그 디지털 변환 장치
|
| 9 |
9
제 1 항에 있어서,상기 서브 아날로그 디지털 변환기는 직렬 연결된 복수의 저항들을 포함하고,상기 서브 아날로그 디지털 변환기는상기 제 1 및 제 2 기준 전압들을 상기 복수의 저항들에 인가함으로 형성된 복수의 전압 레벨들을 상기 아날로그 신호의 전압 레벨과 비교함으로 상기 제 1 디지털 신호의 값을 결정하는 아날로그 디지털 변환 장치
|
| 10 |
10
제 1 항에 있어서,상기 서브 아날로그 디지털 변환기는 플래시(Flash) 아날로그 디지털 변환기인 아날로그 디지털 변환 장치
|
