| 1 |
1
고속 푸리에 변환(FFT; Fast Fourier Transform) 수행 장치에 있어서,각각 버터플라이(butterfly) 연산을 수행하는 복수의 SDF(Single-path Delay Feedback) 버터플라이 블록;상기 각 SDF 버터플라이 블록과 연결되는 복수의 메모리; 및상기 복수의 SDF 버터플라이 블록을 제어하는 컨트롤러를 포함하되,상기 복수의 SDF 버터플라이 블록은 파이프라인 구조로 연결되어, 하나의 SDF 버터플라이 블록의 출력이 이어지는 SDF 버터플라이 블록으로 입력되는 것을 특징으로 하는 FFT 수행 장치
|
| 2 |
2
제 1 항에 있어서,상기 각 SDF 버터플라이 블록은 2비트를 입력 받아 2비트를 출력하는 것을 특징으로 하는 FFT 수행 장치
|
| 3 |
3
제 1 항에 있어서,상기 버터플라이 연산은 입력값 x[0] 및 x[1]에 대해서 X[0]=x[0]-x[1] 및 X[1]=x[0]+x[1]을 수행하는 제1 버터플라이 연산 또는 상기 입력값 x[0] 및 x[1]에 대해서 X[0]=x[0]+x[1] 및 X[1]=x[0]-x[1]을 수행하는 제2 버터플라이 연산 중 어느 하나인 것을 특징으로 하는 FFT 수행 장치
|
| 4 |
4
제 3 항에 있어서,상기 복수의 SDF 버터플라이 블록 중 적어도 하나의 SDF 버터플라이 블록은 제1 버터플라이 연산을 수행하고,상기 복수의 SDF 버터플라이 블록 중 나머지 SDF 버터플라이 블록은 제2 버터플라이 연산을 수행하는 것을 특징으로 하는 FFT 수행 장치
|
| 5 |
5
제 3 항에 있어서,상기 제1 버터플라이 연산을 수행하는 SDF 버터플라이 블록은 상기 복수의 SDF 버터플라이 블록 중 마지막 SDF 버터플라이 블록인 것을 특징으로 하는 FFT 수행 장치
|
| 6 |
6
제 1 항에 있어서,상기 복수의 SDF 버터플라이 블록 중 특정 SDF 버터플라이 블록에 대하여,상기 특정 SDF 버터플라이 블록의 출력 중 제1 출력은 상기 각 SDF 버터플라이 블록과 연결되는 각 메모리로 입력되고,상기 특정 SDF 버터플라이 블록의 출력 중 제2 출력은 상기 각 SDF 버터플라이 블록과 연결되는 이어지는 SDF 버터플라이 블록으로 입력되는 것을 특징으로 하는 FFT 수행 장치
|
| 7 |
7
제 6 항에 있어서,상기 제1 출력은 상기 특정 SDF 버터플라이 블록의 2비트의 입력을 더한 값이고,상기 제2 출력은 상기 특정 SDF 버터플라이 블록의 2비트의 입력을 뺀 값인 것을 특징으로 하는 FFT 수행 장치
|
| 8 |
8
제 6 항에 있어서,상기 특정 SDF 버터플라이 블록은 상기 복수의 SDF 버터플라이 블록 중 마지막 SDF 버터플라이 블록인 것을 특징으로 하는 FFT 수행 장치
|
| 9 |
9
제 1 항에 있어서,상기 복수의 SDF 버터플라이 블록 중 적어도 하나의 SDF 버터플라이 블록은 4개의 MUX(Multiplexer)를 포함하는 것을 특징으로 하는 FFT 수행 장치
|
| 10 |
10
제 9 항에 있어서,상기 적어도 하나의 SDF 버터플라이 블록은 상기 복수의 SDF 버터플라이 블록 중 마지막 SDF 버터플라이 블록인 것을 특징으로 하는 FFT 수행 장치
|
| 11 |
11
제 1 항에 있어서,상기 FFT 수행 장치는 DIT(Decimation-In-Time) 형태의 FFT를 수행하는 것을 특징으로 하는 FFT 수행 장치
|
