맞춤기술찾기

이전대상기술

아날로그 회로에서 dB-선형 이득 제어가 가능한 이득 조절 장치 및 그에 따른 증폭기

  • 기술번호 : KST2015086585
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 아날로그 회로에서의 독립적으로 dB-선형 이득 제어가 가능한 이득 조절 장치에 관한 것으로, 본 발명의 이득 조절 장치는, 제1 고정 저항 및 선형적으로 가변이 가능한 제1 가변 저항을 구비하며, 상기 제1 가변 저항 및 상기 제1 고정 저항은 각각 제1 입력 신호 및 상기 제1 입력 신호와 부호가 다른 제2 입력 신호를 입력받아 제1 출력단으로 전류를 출력하는 제1 입력 저항부와, 제2 고정 저항 및 선형적으로 가변이 가능한 제2 가변 저항을 구비하며, 상기 제2 고정 저항 및 상기 제2 가변 저항은 각각 상기 제1 입력 신호 및 상기 제2 입력 신호를 입력받아 제2 출력단으로 전류를 출력하는 제2 입력 저항부를 포함한다.본 발명의 이득 조절 장치는 독립적으로 dB-선형 이득 조절이 가능하므로 연속시간 SDM, 연속시간 필터, 연속시간 ADC 등의 회로에 결합이 용이하며, 소형화, 저전력화를 구현할 수 있는 효과가 있다.dB-linear, VGA, PGA, AGC, 연속시간 델타 시그마, 연속시간 ADC, 아날로그 필터
Int. CL H03G 3/12 (2006.01) H03G 3/02 (2006.01)
CPC
출원번호/일자 1020080131549 (2008.12.22)
출원인 한국전자통신연구원
등록번호/일자 10-1191391-0000 (2012.10.09)
공개번호/일자 10-2010-0072976 (2010.07.01) 문서열기
공고번호/일자 (20121015) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.12.22)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김이경 대한민국 대전광역시 서구
2 조민형 대한민국 대전광역시 서구
3 권종기 대한민국 대전광역시 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 주식회사 아큐리스 경기도 안양시 동안구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2008.12.22 수리 (Accepted) 1-1-2008-0880653-79
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
3 의견제출통지서
Notification of reason for refusal
2012.03.13 발송처리완료 (Completion of Transmission) 9-5-2012-0146904-92
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.05.02 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0350634-08
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.05.02 수리 (Accepted) 1-1-2012-0350600-56
6 등록결정서
Decision to grant
2012.09.28 발송처리완료 (Completion of Transmission) 9-5-2012-0585986-44
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1 고정 저항 및 선형적으로 가변이 가능한 제1 가변 저항을 구비하며, 상기 제1 가변 저항 및 상기 제1 고정 저항은 각각 제1 입력 신호 및 상기 제1 입력 신호와 부호가 다른 제2입력 신호를 입력받고, 상기 제1 고정 저항 및 상기 제1 가변저항에서 출력된 신호를 가산하여 제1 출력단으로 출력하는 제1 입력 저항부와,제2 고정 저항 및 선형적으로 가변이 가능한 제2 가변 저항을 구비하며, 상기 제2 고정 저항 및 상기 제2 가변 저항은 각각 상기 제1 입력 신호 및 상기 제2 입력 신호를 입력받고, 상기 제2 고정 저항 및 상기 제2 가변 저항에서 출력된 신호를 가산하여 제2 출력단으로 출력하는 제2 입력 저항부를 포함하고,상기 제1 가변 저항 및 상기 제2 가변 저항의 저항값의 선형 변화에 따라 근사적 지수함수 형태로 이득 조절되는 이득 조절 장치
2 2
제 1항에 있어서,상기 제1 고정 저항과 상기 제2 고정 저항의 저항값은 서로 동일하며,상기 제1 가변 저항과 상기 제2 가변저항의 최대 저항값은 서로 동일하며,상기 제1 가변 저항 및 상기 제2 가변 저항의 최대 저항값은 각각 상기 제1 고정 저항 및 상기 제2 고정 저항값보다 작은 저항값을 가지는 이득 조절 장치
3 3
제2 항에 있어서,상기 제1 가변 저항 및 상기 제2 가변 저항의 최대 저항값은 각각 상기 제1 고정 저항 및 상기 제2 고정 저항값의 1/2인 이득 조절 장치
4 4
제1 항에 있어서, 상기 제1 출력단 및 제2 출력단은,가상 접지 노드인 이득 조절 장치
5 5
제1 항에 있어서, 상기 제1 가변 저항 및 2 가변 저항은,스위칭 수단을 이용하여 저항값을 선형적으로 가변하는 이득 조절 장치
6 6
제 1항에 있어서,상기 제1 입력 신호는 양의 신호이며,상기 제2 입력 신호는 음의 신호인 이득 조절 장치
7 7
제1 항에 있어서, 상기 제1 입력 저항부에서 상기 제1 출력단으로 흐르는 전류 ITP는(여기서, 상기 ITP는 상기 제1 입력 저항부에서 상기 제1 출력단으로 흐르는 전류이고, 상기 RREF 는 제1 고정 저항의 저항값이고, 상기 Vinp는 제1 입력 신호의 전압이고, x는 상기 제1 가변 저항의 이득 조절 변수),인 이득 조절 장치
8 8
제1 입력 저항부와 제2 입력 저항부를 포함하는 입력 저항부와,상기 입력 저항부의 출력 신호를 연산 증폭하는 연산 증폭기와,상기 연산증폭기의 출력 신호를 부궤환하는 적어도 하나의 저항을 포함하며,상기 제1 입력 저항부는,제1 고정 저항 및 선형적으로 가변이 가능한 제1 가변 저항을 구비하며,상기 제1 가변 저항 및 상기 제1 고정 저항은 각각 제1 입력 신호 및 상기 제1 입력 신호와 부호가 다른 제2입력 신호를 입력받고, 상기 제1 고정 저항 및 상기 제1 가변저항에서 출력된 신호를 가산하여 상기 연산 증폭기로 입력되며,상기 제2 입력 저항부는,제2 고정 저항 및 선형적으로 가변이 가능한 제2 가변 저항을 구비하며, 상기 제2 고정 저항 및 상기 제2 가변 저항은 각각 상기 제1 입력 신호 및 상기 제2 입력 신호를 입력받고, 상기 제2 고정 저항 및 상기 제2 가변 저항에서 출력된 신호를 가산하여 상기 연산 증폭기로 입력되며,상기 제1 가변 저항 및 상기 제2 가변 저항의 저항값의 선형 변화에 따라 근사적 지수함수 형태로 이득 조절되는 증폭기
9 9
제 8항에 있어서,상기 제1 고정 저항과 상기 제2 고정 저항의 저항값은 서로 동일하며,상기 제1 가변 저항과 상기 제2 가변저항의 최대 저항값은 서로 동일하며,상기 제1 가변 저항 및 상기 제2 가변 저항의 최대 저항값은 각각 상기 제1 고정 저항 및 상기 제2 고정 저항값보다 작은 저항값을 가지는 이 동일한 증폭기
10 10
제9 항에 있어서,상기 제1 가변 저항 및 상기 제2 가변 저항의 최대 저항값은 각각 상기 제1 고정 저항 및 상기 제2 고정 저항값의 1/2배인 증폭기
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US07821341 US 미국 FAMILY
2 US20100156534 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2010156534 US 미국 DOCDBFAMILY
2 US7821341 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 및 정보통신연구진흥원 한국전자통신연구원 IT성장동력기술 45nm급 혼성 SoC용 아날로그 회로