1 |
1
삭제
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
소스 및 드레인이 각각 출력단 및 전원단에 연결되는 제 1 트랜지스터;
상기 제 1 트랜지스터의 게이트 및 상기 출력단 사이에 위치하는 커패시터;
소스 및 드레인이 각각 접지단 및 상기 출력단에 연결되고, 게이트가 입력단에 연결되는 제 2 트랜지스터; 및
상기 입력단 및 상기 제 1 트랜지스터의 게이트와 연결되고, 상기 제 1 트랜지스터의 게이트에 인가되는 전압을 제어하는 게이트 전압 제어부를 포함하고,
상기 게이트 전압 제어부는,
드레인 및 게이트가 상기 입력단에 연결되고, 소스가 상기 제 1 트랜지스터의 게이트에 연결되는 제 3 트랜지스터; 및
드레인 및 게이트가 상기 제 1 트랜지스터의 게이트에 연결되고, 소스가 상기 출력단에 연결되는 제 4 트랜지스터
를 포함하는 레벨 시프트 회로
|
5 |
5
소스 및 드레인이 각각 출력단 및 전원단에 연결되는 제 1 트랜지스터;
상기 제 1 트랜지스터의 게이트 및 상기 출력단 사이에 위치하는 커패시터;
소스 및 드레인이 각각 접지단 및 상기 출력단에 연결되고, 게이트가 입력단에 연결되는 제 2 트랜지스터; 및
상기 입력단 및 상기 제 1 트랜지스터의 게이트와 연결되고, 상기 제 1 트랜지스터의 게이트에 인가되는 전압을 제어하는 게이트 전압 제어부를 포함하고,
상기 게이트 전압 제어부는,
드레인 및 게이트가 상기 입력단에 연결되고, 소스가 상기 제 1 트랜지스터의 게이트에 연결되는 제 3 트랜지스터;
드레인 및 게이트가 상기 제 1 트랜지스터의 게이트에 연결되는 제 4 트랜지스터; 및
드레인이 상기 제 4 트랜지스터의 소스에 연결되고, 소스가 상기 접지단에 연결되고, 게이트가 상기 입력단과 연결되는 제 5 트랜지스터
를 포함하는 레벨 시프트 회로
|
6 |
6
소스 및 드레인이 각각 출력단 및 전원단에 연결되는 제 1 트랜지스터;
상기 제 1 트랜지스터의 게이트 및 상기 출력단 사이에 위치하는 커패시터;
소스 및 드레인이 각각 접지단 및 상기 출력단에 연결되고, 게이트가 입력단에 연결되는 제 2 트랜지스터; 및
상기 입력단 및 상기 제 1 트랜지스터의 게이트와 연결되고, 상기 제 1 트랜지스터의 게이트에 인가되는 전압을 제어하는 게이트 전압 제어부를 포함하고,
상기 게이트 전압 제어부는,
드레인 및 게이트가 상기 입력단에 연결되는 제 3 트랜지스터;
드레인 및 게이트가 상기 제 3 트랜지스터의 소스에 연결되고, 소스가 상기 제 1 트랜지스터의 게이트에 연결되는 제 4 트랜지스터; 및
드레인 및 게이트가 상기 제 1 트랜지스터의 게이트에 연결되고, 소스가 상기 출력단에 연결되는 제 5 트랜지스터
를 포함하는 레벨 시프트 회로
|
7 |
7
소스 및 드레인이 각각 출력단 및 전원단에 연결되는 제 1 트랜지스터;
상기 제 1 트랜지스터의 게이트 및 상기 출력단 사이에 위치하는 커패시터;
소스 및 드레인이 각각 접지단 및 상기 출력단에 연결되고, 게이트가 입력단에 연결되는 제 2 트랜지스터; 및
상기 입력단 및 상기 제 1 트랜지스터의 게이트와 연결되고, 상기 제 1 트랜지스터의 게이트에 인가되는 전압을 제어하는 게이트 전압 제어부를 포함하고,
상기 게이트 전압 제어부는,
드레인 및 게이트가 상기 입력단에 연결되고, 소스가 상기 제 1 트랜지스터의 게이트에 연결되는 제 3 트랜지스터;
드레인 및 게이트가 상기 제 1 트랜지스터의 게이트에 연결되는 제 4 트랜지스터; 및
드레인 및 게이트가 상기 제 4 트랜지스터의 소스에 연결되고, 소스가 상기 출력단에 연결되는 제 5 트랜지스터
를 포함하는 레벨 시프트 회로
|
8 |
8
소스 및 드레인이 각각 출력단 및 전원단에 연결되는 제 1 트랜지스터;
상기 제 1 트랜지스터의 게이트 및 상기 출력단 사이에 위치하는 커패시터;
소스 및 드레인이 각각 접지단 및 상기 출력단에 연결되고, 게이트가 입력단에 연결되는 제 2 트랜지스터; 및
상기 입력단 및 상기 제 1 트랜지스터의 게이트와 연결되고, 상기 제 1 트랜지스터의 게이트에 인가되는 전압을 제어하는 게이트 전압 제어부를 포함하고,
상기 출력단으로 출력되는 출력신호는 상기 입력단으로 입력되는 입력신호와 반대의 위상을 갖는 레벨 시프트 회로
|