| 1 |
1
반도체 기판;
드레인 단이 상기 반도체 기판 상의 애노드 단에 연결된 P 모스 전계 효과 트랜지스터(PMOSFET);
소스 단이 상기 반도체 기판 상의 캐소드 단에 연결된 제1 N 모스 전계 효과 트랜지스터(NMOSFET); 및
상기 PMOSFET 및 상기 NMOSFET의 게이트 단에 각각 연결되어 바이어스를 인가하는 다수의 RC 네트워크를 포함하며, 상기 PMOSFET의 소스 단과 상기 NMOSFET의 드레인 단이 메탈로 연결된 것을 특징으로 하는 정전기 방전 보호 소자
|
| 2 |
2
제1항에 있어서,
상기 PMOSFET와 상기 RC 네트워크에 연결되고, 정전기 방전 펄스가 인가되지 않았을 시 상기 RC 네트워크로부터 바이어스를 인가 받아 턴-온되어 래치업(latch-up) 현상을 차단하는 제2 N 모스 전계 효과 트랜지스터(NMOSFET)를 더 포함하는 것을 특징으로 하는 정전기 방전 보호 소자
|
| 3 |
3
제2항에 있어서,
상기 반도체 기판은 p-형 기판이며, 상기 PMOSFET 영역의 상기 p-형 기판 상에 n-형 웰(well)이 형성됨을 특징으로 하는 정전기 방전 보호 소자
|
| 4 |
4
제2항에 있어서,
상기 제2 NMOSFET는 게이트 단이 상기 PMOSFET의 게이트 단과 상기 RC 네트워크에 연결되고, 드레인 단이 상기 메탈에 연결되고, 소스 단이 접지에 연결됨을 특징으로 하는 정전기 방전 보호 소자
|
| 5 |
5
제3항에 있어서,
상기 PMOSFET은 상기 제2 NMOSFET가 턴-온되면, 상기 p-형 기판과 상기 n-형 웰(well)의 접합부에 형성된 상기 드레인 단이 상기 제2 NMOSFET에 연결된 접지에 연결되어 상기 애노드 단에 유입되는 기생전류를 방전시킴을 특징으로 하는 정전기 방전 보호 소자
|
| 6 |
6
제3항에 있어서,
상기 제1 NMOSFET는 정전기 방전 펄스가 인가되면, 상기 RC 네트워크로부터 인가되는 상기 바이어스에 의해 턴-온되어 상기 PMOSFET의 소스 단으로 유입되는 전류를 상기 캐소드 단으로 방전시키는 것을 특징으로 하는 정전기 방전 보호 소자
|
| 7 |
7
제6항에 있어서,
상기 PMOSFET는 상기 정전기 방전 펄스가 인가되면, 상기 제1 NMOSFET의 동작과 동시에 상기 RC 네트워크로부터 인가되는 상기 바이어스에 의해 턴-온되어 상기 p-형 기판의 포텐셜을 증가시킴을 특징으로 하는 정전기 방전 보호 소자
|
| 8 |
8
제7항에 있어서,
상기 PMOSFET는 상기 p-형 기판의 포텐셜이 증가되면, 연결된 횡형 npn 트랜지스터를 턴-온시켜 n-형 웰의 포텐셜을 낮추고, 연결된 횡형 pnp 트랜지스터를 턴-온시켜 정궤환 동작을 수행함을 특징으로 하는 정전기 방전 보호 소자
|
