| 1 |
1
인에이블 신호에 따라 발진하여 펄스를 생성하는 발진기,상기 발진기의 펄스를 세어 누적된 펄스 수를 출력하는 계수기, 그리고상기 계수기의 펄스 수가 펄스폭조절값과 같아지면 비활성화된 출력신호를 출력하는 출력부를 포함하며,상기 발진기는 비안정 멀티바이브레이터를 포함하는 펄스 생성기
|
| 2 |
2
제1항에 있어서,상기 출력부는상기 펄스폭조절값과 상기 계수기의 펄스 수를 비교하여 동일하면 활성화된 비교 신호를 출력하는 비교기, 그리고상기 비교 신호를 수신하고, 상기 비교 신호가 활성화될 때, 비활성화된 상기 출력 신호를 생성하는 래치를 포함하는펄스 생성기
|
| 3 |
3
제2항에 있어서,상기 래치는외부 클럭을 수신하고, 외부 클럭이 활성화 신호일 때, 활성화된 상기 출력 신호를 생성하는펄스 생성기
|
| 4 |
4
제2항에 있어서,상기 발진기는 상기 출력 신호를 상기 인에이블 신호로 수신하는 펄스 생성기
|
| 5 |
5
제4항에 있어서,상기 비안정 멀티바이브레이터는슈미트트리거 회로를 포함하는펄스 생성기
|
| 6 |
6
제5항에 있어서, 상기 비안정 멀티바이브레이터는 상기 인에이블 신호를 수신하는 상기 슈미트트리거 회로, 상기 슈미트트리거 회로의 입력단과 출력단 사이에 연결되어 있는 저항, 그리고상기 입력단과 접지 사이에 연결되어 있는 커패시터를 포함하는 펄스 생성기
|
| 7 |
7
제6항에 있어서,상기 비안정 멀티바이브레이터는상기 저항과 상기 커패시터의 소자 값을 조절하여 펄스 주파수를 설정하는펄스 생성기
|
| 8 |
8
입력 신호와 디지털-아날로그 변환기의 출력을 빼는 뺄셈기,상기 뺄셈기의 출력을 적분하여 상기 입력 신호의 잡음을 양자화하는 적분기, 상기 적분기의 출력과 기준 전압을 비교하여 비교 신호를 출력하는 양자화기,클럭 신호에 따라 상기 양자화기의 출력을 아날로그 변환하여 상기 뺄셈기로 출력하는 상기 디지털-아날로그 변환기, 그리고비안정 멀티바이브레이터를 이용하여 지터 없는 소정 펄스폭의 상기 클럭 신호를 생성하고 상기 디지털-아날로그 변환기에 출력하는 클럭 생성기를 포함하는 연속시간 시그마-델타 변조기
|
| 9 |
9
제8항에 있어서,상기 클럭 생성기는외부 클럭 및 펄스폭조절값을 수신하고, 상기 비안정 멀티바이브레이터를 이용하여 상기 외부 클럭이 활성회된 때부터 상기 펄스폭조절값과 동일한 펄스폭 동안 활성화된 출력을 가지는 상기 클럭 신호를 생성하는연속시간 시그마-델타 변조기
|
| 10 |
10
제9항에 있어서,상기 비안정 멀티바이브레이터는슈미트트리거 회로를 포함하는연속시간 시그마-델타 변조기
|
| 11 |
11
제10항에 있어서,상기 클럭 생성기는상기 클럭 신호를 인에이블 신호로 수신하고, 상기 인에이블 신호가 활성화될 때 발진하여 펄스를 생성하는 상기 비안정 멀티바이브레이터,상기 비안정 멀티바이브레이터의 펄스를 세어 누적된 펄스수를 출력하는 계수기, 그리고상기 계수기의 펄스 수가 상기 펄스폭조절값과 같아지면 비활성화된 상기 클럭 신호를 출력하는 출력부를 포함하는연속시간 시그마-델타 변조기
|
| 12 |
12
제11항에 있어서,상기 출력부는상기 펄스폭조절값과 상기 계수기의 펄스 수를 비교하여 동일하면 활성화된 비교 신호를 출력하는 비교기, 그리고상기 비교 신호를 수신하고, 상기 비교 신호가 활성화될 때 비활성화된 상기 클럭 신호를 생성하는 래치를 포함하는연속시간 시그마-델타 변조기
|
| 13 |
13
제12항에 있어서,상기 래치는 상기 외부 클럭을 수신하고, 상기 외부 클럭이 활성화될 때, 활성화된 상기 클럭 신호를 생성하는연속시간 시그마-델타 변조기
|
