| 1 |
1
가변 이득 증폭기의 출력신호가 목표 이득 레벨을 갖도록 가변 이득 증폭기의 이득을 제어하는 자동 이득 제어 장치에 있어서,복소 입력 신호(Complex Input Signal) 또는 실수 입력 신호의 순간 전력을 구하기 위해 입력신호를 제곱연산을 하는 하나 이상의 곱셈기와, 상기 하나 이상의 곱셈기로부터 산출된 제곱신호를 합하여 전력신호를 출력하는 가산기와, 상기 가산기로부터 출력되는 전력 신호에 대해 일정 심벌 시간 동안의 누적 값을 구하는 슬라이딩 적분기와, 상기 적분기에 의해 적분된 값에 대한 평균 값을 구하는 제산기로 이루어져, 상기 가변이득 증폭기로부터 출력된 신호를 상기 곱셈기의 입력신호로 입력받아 그 평균 전력을 구하여 2진 코드로 출력하는 전력검출부;상기 전력검출부로부터 출력된 평균 전력코드로부터 상기 평균전력값에 대응하는 이득 코드를 발생시키는 이득 코드 발생부; 및상기 이득 코드 발생부로부터 출력된 이득 코드와 상기 가변 이득 증폭부의 출력신호에 대한 목표이득코드의 편차를 산출하여 에러코드를 검출하고 상기 에러코드로부터 이득편차를 보상하는 이득 제어 전압을 발생시키는 이득제어 전압 발생부로 구성되는 것을 특징으로 하는 자동 이득 제어 장치
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 이득 코드 발생부는상기 전력 검출부로부터 출력된 평균 전력 값의 2진 값으로부터, 2진 "1"값이 가장먼저 나타나는 최상위비트(MSB:Most Significant Bit)의 위치값을 출력하는 부호화부와,상기 부호화부의 출력값으로부터 해당 가변 이득 증폭기의 출력값이 최고 최저 이득 레벨을 벗어나는지를 검출하는 언더플로우/오버플로우 감지부와,상기 부호화부의 출력 값과 상기 언더플로우/오버플로우 감지부로부터 검출된 언더플로우 및 오버플로우 발생여부에 따른 베이스-레벨의 이득 코드를 발생시키는 베이스-레벨 이득 코드 발생부와,상기 부호화부의 출력값과 상기 언더플로우/오버플로우 감지부로부터 검출된 언더플로우/오버플로우 발생 여부에 따른 오프셋-레벨의 이득 코드를 발생시키는 오프셋-레벨 이득 코드 발생부와,상기 베이스-레벨 이득 코드와 오프셋-레벨 이득 코드를 합하여, 상기 전력검출부에서 검출된 평균전력에 대응하는 이득 코드를 출력하는 가산기로 이루어지는 것을 특징으로 하는 자동 이득 제어 장치
|
| 4 |
4
제 1 항에 있어서, 상기 이득 제어 전압 발생부는 상기 이득 코드 발생부로부터 발생된 가변 이득 증폭기의 출력에 대한 평균전력에 대응하는 이득 코드와 목표 이득 코드를 감산하여 에러 코드 값을 구하는 감산부와, 상기 가변 이득 증폭기의 제어 전압에 대한 이득의 극성에 따라 상기 감산부로부터 출력된 에러 코드 값의 극성을 조정하는 극성 제어부와, 상기 감산부로부터 구해진 에러 코드 값의 크기에 따라 이득 루프 계수를 선택하는 이득 잠금 점검부와, 상기 이득 잠금 점검부로부터 선택된 이득 루프 계수와 단위 레벨 이득을 곱하여 단위레벨 이득에 대한 디지털/아날로그 변환코드를 발생시키는 DAC 코드발생부와, 상기 극성 제어부로부터 출력된 에러코드와 상기 DAC 코드 발생부의 단위레벨 DAC 코드를 곱하여 이득 보상 코드를 구하고 이를 이전 보상값에 누적시키는 누적부와, 상기 누적부로부터 출력된 이득 제어 코드를 아날로그 전압으로 변환하는 디지털/아날로그 변환부로 이루어지는 것을 특징으로 하는 자동 이득 제어 장치
|
| 5 |
5
제 3 항에 있어서, 상기 베이스-레벨 이득 코드 발생부는 언더플로우의 발생 유무에 따라 부호화부의 출력과 언더플로우 발생시의 베이스 레벨 이득 코드중 하나를 선택하는 제1멀티플렉서와, 오버플로우의 발생 유무에 따라서 상기 제1멀티플렉서의 출력과 오버플로우 발생시의 베이스-레벨 이득 코드 값중 하나를 선택하는 제2멀티플렉서와, 상기 제2멀티플렉서의 출력값을 최대 이득 값에 대한 전력 비트 열중 1의 값이 나타나는 위치 값으로부터 감산하는 감산부와, 상기 감산부의 출력 값을 두 배의 전력 사이에 존재하는 이득 레벨의 수)만큼 곱하여 베이스-레벨 이득 코드로 출력하는 곱셈기로 이루어지는 것을 특징으로 하는 자동 이득 제어 장치
|
| 6 |
6
제 3 항에 있어서, 상기 오프셋-레벨 이득 코드 발생부는부호화부의 출력 값의 최상위 비트 위치 값으로부터 오프셋 레벨의 수 만큼의 비트 열을 선택하는 오프셋 비트열 선택부와,상기 오프셋 비트열 선택부로부터 선택된 비트열(NB Bits)을 연쇄적으로 연결시키는 연결부와,상기 연결부의 출력값을 (여기서, NL2는 두 배 전력사이의 이득레벨 수이다)의 값으로부터 감산하는 감산부와,언더플로우의 발생 유무에 따라서 상기 감산부의 출력 값과 언더플로우가 발생했을 경우의 오프셋 레벨 값 중 하나를 선택하는 제3멀티플렉서와,오버플로우가 발생했을 경우의 오프셋 레벨과 상기 제3멀티플렉서의 값중 하나를 오버플로우 발생 여부에 따라서 선택하는 제4멀티플렉서로 구성되는 것을 특징으로 하는 자동 이득 제어 장치
|
| 7 |
7
제 3 항에 있어서, 상기 언더플로우/오버플로우 감지부는 언더플로우의 발생 조건과 상기 부호화부의 출력값을 비교하여 발생조건 보다 작은 값의 비트 위치 값이 입력되면, 언더플로우 발생 신호를 출력하는 제1비교기와, 오버플로우의 발생 조건과 상기 부호화부의 출력값을 비교하여, 오버플로우 발생조건보다 큰 값의 비트 위치값이 입력되면 오버플로우 발생 신호를 출력하는 제2비교기로 구성되는 것을 특징으로 하는 자동 이득 제어 장치
|
| 8 |
8
제 4 항에 있어서, 상기 극성 제어부는 상기 가변 이득 증폭기의 이득 제어전압의 극성에 대응하는 극성 제어 신호에 따라서 +1 또는 -1의 단위 극성값을 선택하는 제5멀티플렉서와, 상기 제5멀티플렉서로부터 선택된 단위 극성값과 상기 이득 코드 발생부로부터 인가된 에러 코드를 곱하여 이득 제어 방향을 결정하는 곱셈기로 구성되는 것을 특징으로 하는 자동 이득 제어 장치
|
| 9 |
9
제 4 항에 있어서, 상기 이득 잠금 점검부는 이득 에러 발생 범위를 소정 간격으로 구분하는 일련의 오차값들과 각각 상기 이득 코드 발생부로부터 출력된 에러 코드를 비교하여, 각각의 범위에 대응하는 다수 이득 루프 계수 선택 신호를 출력하는 다수의 비교기로 이루어지는 것을 특징으로 하는 자동 이득 제어 장치
|
| 10 |
10
제 4 항에 있어서, 상기 DAC 코드 발생부는 단위 레벨 이득에 대한 디지탈아날로그변환(DAC) 코드를 계산하는 단위 레벨 이득 DAC 코드 발생부와, 상기 이득 잠금 점검부로부터 발생된 이득 루프 계수 선택 신호에 따라서 대응하는 이득 루프 계수를 선택하는 선택기와, 상기 선택기에서 선택된 이득 루프 계수에 상기 단위레벨 이득 DAC 코드 발생부의 DAC 코드를 곱하는 곱셈기로 구성되는 것을 특징으로 하는 자동 이득 제어 장치
|
| 11 |
11
제 10 항에 있어서, 상기 단위레벨 이득 DAC 코드 발생부는 총 이득 레벨의 수(NLO)로부터 을 산출하고, 이를 조절하기 위한 자동 이득 제어 전압 을 산출한 후, 이에 대한 DAC 코드를 에 의하여 발생시키는 것을 특징으로 하는 자동 이득 제어 장치
|
| 12 |
11
제 10 항에 있어서, 상기 단위레벨 이득 DAC 코드 발생부는 총 이득 레벨의 수(NLO)로부터 을 산출하고, 이를 조절하기 위한 자동 이득 제어 전압 을 산출한 후, 이에 대한 DAC 코드를 에 의하여 발생시키는 것을 특징으로 하는 자동 이득 제어 장치
|
