맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

반도체 집적소자 제조 방법

  • 기술번호 : KST2015087626
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 집적소자 제조 방법에 관한 것으로서, 보다 상세하게 설명하면 초고주파 통신용 AlGaAs/GaAs HBT 전력 소자를 구현함에 있어 식각에만 의존한 기존 소자 제조 공정을 개선하여 표면에서의 단차를 최대한 억제하고 에미터의 폭을 선택적으로 조절할 수 있도록 하여 소자의 성능을 개선하는 방법에 관한 것이다.이를 위하여 초고주파 통신용 AlGaAs/GaAs HBT(Heterojunction Bipolar Transistor) 반도체 집적소자에 있어서, 에피층을 식각하지 않고 분자선 에피택시(MBE: Molecular Beam Epitaxy) 또는 금속 유기화학 증착법(MOCVD: Metal-Organic Chemical Vapor Deposition)을 선택적으로 적용하여 에피층을 성장시켜 단차를 줄인 것을 특징으로 하는 반도체 집적소자가 제공된다.RF, 초고주파, HBT, 전력 소자
Int. CL H01L 29/737 (2006.01)
CPC H01L 29/66242(2013.01)
출원번호/일자 1020000082809 (2000.12.27)
출원인 한국전자통신연구원
등록번호/일자 10-0396919-0000 (2003.08.22)
공개번호/일자 10-2002-0054113 (2002.07.06) 문서열기
공고번호/일자 (20030902) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2000.12.27)
심사청구항수 3

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박민 대한민국 대전광역시유성구
2 문재경 대한민국 대전광역시유성구
3 임종원 대한민국 서울특별시강남구
4 남은수 대한민국 대전광역시서구
5 김해천 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 전영일 대한민국 광주 북구 첨단과기로***번길**, ***호(오룡동)(특허법인세아 (광주분사무소))

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2000.12.27 수리 (Accepted) 1-1-2000-0281022-54
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
4 선행기술조사의뢰서
Request for Prior Art Search		 2002.08.12 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2002.09.10 수리 (Accepted) 9-1-2002-0018938-81
6 의견제출통지서
Notification of reason for refusal		 2002.09.27 발송처리완료 (Completion of Transmission) 9-5-2002-0353734-81
7 의견서
Written Opinion		 2002.11.26 수리 (Accepted) 1-1-2002-0390517-45
8 명세서 등 보정서
Amendment to Description, etc.		 2002.11.26 보정승인 (Acceptance of amendment) 1-1-2002-0390520-83
9 등록결정서
Decision to grant		 2003.05.26 발송처리완료 (Completion of Transmission) 9-5-2003-0189553-00
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

삭제
2 2

삭제
3 3

삭제
4 4

기판 상에 컬렉터가 형성된 N+층과 N-층 및, 베이스가 형성될 P+층이 순차적으로 적층된 다층 구조의 기판 상에 반도체 집적 소자를 형성하는 방법에 있어서,

상기 P+층 상의 소정 영역에 감광막 패턴을 형성하고, 상기 감광막 패턴에 따라 상기 P+층과 N-층을 식각하여 베이스 영역을 정의하고, 이때 식각에 의해 노출된 N+층의 소정 영역 내에 이온 주입층을 형성하는 제1 단계;

상기 정의된 베이스 영역 및 기판 전체에 소자 형성을 위한 제1 절연막층을 형성한 후, 평탄화 특성이 좋은 제2 절연막층을 상기 제1 절연막층에 증착하여 평탄화하는 제2 단계;

상기 정의된 베이스 영역상의 제1 절연막층 일부를 식각하여 에미터 영역을 형성하고, 상기 에미터 영역에 선택적으로 에피층을 성장시켜 에미터를 형성하는 제3 단계;

상기 N+층 상에 컬렉터 전극을 형성하는 제4 단계;

상기 N-층 상에 베이스 전극을 형성하는 제5 단계;

상기 에미터 및 컬렉터 전극 형성 후에 소정의 영역을 노출시켜 1차 금속 배선을 형성하는 제6 단계;

상기 1차 금선 공정에 의하여 평탄화된 제3 절연막층을 형성하는 제7 단계; 및

상기 제3 절연막층에 접속홀을 형성하여 금속 배선을 증착하고 상기 금속배선을 리프트 오프하여 상기 1차 금속 배선과 접속되는 제2 금속 배선을 형성하는 제8 단계를 포함하는 것을 특징으로 하는 반도체 집적소자 제조 방법

5 5

제 4 항에 있어서,

상기 제2단계는 상기 베이스 영역 상에는 제1 절연막층만이 존재하도록 하는 것을 특징으로 하는 반도체 집적소자 제조 방법

6 6

제 4 항에 있어서,

상기 제3단계는,

상기 정의된 베이스 영역상의 제1 절연막층 일부를 식각하는 단계와,

식각된 영역에 질소(N)가 도핑된 AlGaAs층 또는 InGaP/GaAs층과, N-가 도핑된 GaAs층, 및 N+가 도핑된 InGaAs층을 분자선 에피택시 또는 금속유기화학증착법으로 선택적으로 에피층을 성장시켜 에미터를 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 집적소자 제조 방법

7 7

삭제
8 8

삭제
9 9

삭제
10 10

삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.